在生成式 AI 全面落地的今天，從 AI 手機(jī)、AI PC 到云端大模型推理，再到面向機(jī)器人的具身智能，算力曲線一路陡峭上揚(yáng)。與此同時(shí)，能效、帶寬與供應(yīng)鏈的多重約束疊加，使得傳統(tǒng)“算在這、存那邊”的馮·諾依曼范式難以為繼。面對(duì)外部技術(shù)封鎖與工藝受限，業(yè)內(nèi)將“存算一體”視作國(guó)產(chǎn)算力躍遷的關(guān)鍵抓手。
近期，于杭州舉辦的“RISC-V 存算一體產(chǎn)業(yè)論壇暨應(yīng)用組啟動(dòng)大會(huì)”上，多家企業(yè)與機(jī)構(gòu)共同確立了“RISC-V + 存算一體”的標(biāo)準(zhǔn)化路線圖，旨在為大模型時(shí)代的國(guó)產(chǎn)芯片提供可持續(xù)的技術(shù)與生態(tài)路徑。會(huì)上，杭州微納核芯首席科學(xué)家葉樂教授分享了團(tuán)隊(duì)在三維存算一體（3D-CIM）方面的最新進(jìn)展，并闡釋其如何賦能 RISC-V AI 生態(tài)，助力實(shí)現(xiàn)自主可控的全棧方案。
行業(yè)痛點(diǎn)：算力、帶寬與生態(tài)的三重約束
后摩爾時(shí)代，國(guó)產(chǎn)算力芯片的挑戰(zhàn)主要集中在三方面：
算力密度天花板：先進(jìn)工藝帶來的性能紅利趨緩，單純依賴節(jié)點(diǎn)演進(jìn)的性價(jià)比不斷下滑。
數(shù)據(jù)帶寬瓶頸：大模型參數(shù)動(dòng)輒千億級(jí)，計(jì)算與存儲(chǔ)分離導(dǎo)致“數(shù)據(jù)搬家”成本高企，帶寬像高峰期的擁堵車流。
生態(tài)遷移成本：上層軟件生態(tài)長(zhǎng)期被海外廠商主導(dǎo)，指令集與工具鏈不統(tǒng)一，遷移與兼容代價(jià)高。
應(yīng)對(duì)之道，是在國(guó)產(chǎn)工藝可達(dá)的條件下尋找“新架構(gòu) + 開源生態(tài)”的雙輪驅(qū)動(dòng)：以體系結(jié)構(gòu)創(chuàng)新緩解物理極限，以開放生態(tài)降低軟件門檻。
路線選擇：數(shù)字域存算一體，聚焦張量計(jì)算
微納核芯的技術(shù)路線明確指向數(shù)字域存算一體。相較模擬域方案，數(shù)字域具備：
高精度與高可靠性，可覆蓋高精度浮點(diǎn)與主流量化；
工程可控性強(qiáng)，更適合規(guī)模量產(chǎn)與大范圍部署。
AI 工作負(fù)載中，張量計(jì)算占比常年接近 99%。將存儲(chǔ)與計(jì)算在微觀尺度融合，使張量運(yùn)算“就地”完成，天然緩解帶寬與能效壓力，也更容易把算力密度拉滿。
作為理想的落地路徑，葉樂教授歸納了存算一體存儲(chǔ)器的四項(xiàng)硬指標(biāo)：
大容量：能容納并隨模型擴(kuò)張而擴(kuò)展的大參數(shù)集；
高密度：在有限面積內(nèi)塞下盡可能多的參數(shù)；
高可擦寫：支持高頻更新（如 KV Cache）；
高速讀寫：匹配大模型推理吞吐需求。
基于綜合權(quán)衡，團(tuán)隊(duì)選擇用 SRAM 實(shí)現(xiàn)數(shù)字域的 CIM（Compute-In-Memory）。據(jù)流片數(shù)據(jù)與多次驗(yàn)證：
同工藝下算力密度較傳統(tǒng)架構(gòu)提升約 4 倍；
在 22nm 工藝即可逼近傳統(tǒng) NPU/GPU 于 7nm 的算力密度區(qū)間；
計(jì)算能效提升約 5–10 倍；
基于國(guó)產(chǎn)供應(yīng)鏈，整體成本較 7nm 方案降低約 4 倍。
軟件側(cè)，已完成從仿真器、專用指令集、算子庫到編譯器與軟件棧的初版打通。
3D-CIM：把“近存”做成三維專屬電梯
要進(jìn)一步?jīng)_破帶寬墻，微納核芯引入 3D 近存架構(gòu)，將存算一體計(jì)算芯片與 DRAM 進(jìn)行三維堆疊，形成 3D-CIM：
參數(shù)存于上層 DRAM，調(diào)用時(shí)通過垂直互聯(lián)直達(dá)下層 CIM 計(jì)算陣列；
數(shù)據(jù)路徑像乘電梯一樣直上直下，顯著提升帶寬、降低搬運(yùn)能耗；
將“存算融合”與“近存計(jì)算”一體化，針對(duì)大模型的參數(shù)流動(dòng)做了結(jié)構(gòu)級(jí)優(yōu)化。
異構(gòu)融合：用 RISC-V 補(bǔ)齊計(jì)算完備性與生態(tài)
僅靠存算一體并不能解決所有問題：張量算得快，但標(biāo)量與控制邏輯、編譯映射等仍需通用處理器兜底。RISC-V 的開放與可拓展，恰好能與 CIM 形成優(yōu)勢(shì)互補(bǔ)：
計(jì)算分工：CIM 負(fù)責(zé)約 99% 的張量計(jì)算，RISC-V CPU 處理約 1% 的標(biāo)量與控制，保障計(jì)算完備性；
指令協(xié)同：在 RISC-V 標(biāo)準(zhǔn)指令集之上擴(kuò)展 CIM 專用指令，覆蓋卷積、全連接、Attention 等主流算子；
數(shù)據(jù)格式：兼容 INT4、FP8、BF16 等多精度形態(tài)；
生態(tài)接入：通過統(tǒng)一抽象算子庫與擴(kuò)展編譯器，將 CIM 無縫納入 RISC-V 開源生態(tài)，降低遷移與開發(fā)成本。
路線圖與應(yīng)用落點(diǎn)
近期（計(jì)劃）：2026 年 Q1 完成流片，Q3 面向手機(jī)與 PC 頭部廠商送樣，率先切入 AI 手機(jī)與 AI PC 的端側(cè)大模型推理。
中期：與國(guó)產(chǎn)高性能 CPU 聯(lián)合推出 3D-CIM 解決方案，切入云端大模型訓(xùn)練與推理，有望跨越現(xiàn)有加速體系的帶寬與能效瓶頸。
遠(yuǎn)期：面向具身智能，成為機(jī)器人核心算力底座。
一句話總結(jié)
以數(shù)字域 SRAM 存算一體為計(jì)算底座、以 3D 近存為數(shù)據(jù)通道、以 RISC-V 為生態(tài)黏合劑，3D-CIM 為國(guó)產(chǎn)算力在后摩爾時(shí)代提供了一條更現(xiàn)實(shí)也更具延展性的上升通道。通過架構(gòu)創(chuàng)新疊加開源生態(tài)，既繞開了部分工藝與供應(yīng)鏈約束，也為大模型時(shí)代的高效推理與低能耗部署打開了空間。
