PCIe 7.0規(guī)范正式發(fā)布，光纖互連成為發(fā)展新方向
近日，PCI-SIG協(xié)會宣布，PCI Express（PCIe）7.0標準已完成定稿。新一代PCIe 7.0繼續(xù)采用自6.0代引入的PAM4（四電平脈沖幅度調制）信號技術，并進一步擴展帶寬能力，帶來跨越式提升。
不僅如此，PCI-SIG還透露，PCIe 8.0的前期研究已經展開。同時，隨著官方光纖互連規(guī)范的發(fā)布，PCIe的演進已經從傳統(tǒng)銅纜突破至光學傳輸，為高速度率帶來新的可能。這項創(chuàng)新旨在解決銅纜在超高速率環(huán)境下的物理瓶頸，同時實現(xiàn)與既有PCIe生態(tài)的兼容。
帶寬實現(xiàn)“雙倍加速”——PCIe 7.0速率詳解
2025年3月，PCI-SIG正式定稿PCIe 7.0規(guī)范。據官方文件，PCIe 7.0單通道傳輸速率提升到128GT/s，是上代（PCIe 6.0）的兩倍。在標準x16通道配置下，理論雙向總帶寬達到512GB/s。換算下來，僅PCIe 7.0×4的帶寬就已經與PCIe 5.0×16相當，提高了數(shù)據吞吐能力，為數(shù)據中心及高性能計算帶來充足資源。
即便繼續(xù)使用PAM4調制，相較以往，PCIe 7.0對這一技術已做諸多優(yōu)化。新標準更加注重信號的穩(wěn)定性和通道質量，提升遠距離傳輸?shù)耐暾?。能效管理也同步進步，以適應數(shù)據中心級別的節(jié)能需求。此外，PCIe 7.0引入通道裕度、強化錯誤檢測通報等機制，同時對CXL等新興硬件接口做了適配改良，支持未來技術的發(fā)展。
對未來應用場景的賦能
PCIe 7.0的高帶寬和低延遲，為人工智能、機器學習等高算力場景的GPU或FPGA高速互聯(lián)提供了支持，加快了AI模型的訓練和推理效率。同時，其數(shù)據中心應用價值尤為突出，滿足服務器、存儲之間海量數(shù)據實時流通，實現(xiàn)遠程直接內存訪問（RDMA），帶給云架構極高的擴展彈性。
對于如量子計算等需要大規(guī)模高速互連的前沿領域，PCIe 7.0同樣能作為關鍵底層支撐，為新一代算力設備創(chuàng)造良好條件。隨著標準步步升級，高性能硬件在能效和運維成本方面也獲得優(yōu)化，貼合綠色計算趨勢。
更為重要的是，PCIe 7.0持續(xù)兼容以往標準，用戶無需淘汰現(xiàn)有設備即可平滑過渡新一代規(guī)范，保障行業(yè)投資，促進硬件廠商加快擁抱PCIe 7.0相關創(chuàng)新。
光纖互連打破傳輸極限
以往，銅纜在PCIe發(fā)展過程中逐漸出現(xiàn)傳輸距離受限、損耗增加等短板。自PCIe 1.0起，銅纜最大傳輸距離便不斷縮短。到了PCIe 7.0時代，銅纜傳輸僅十幾厘米，已無法滿足機柜間乃至更廣域分布式服務器之間的需求。同時，為減緩信號衰減而引入的重定時器成本高、功耗大、系統(tǒng)復雜度提升。
伴隨數(shù)據速率遞增，銅纜解決方案愈發(fā)捉襟見肘，光纖自然成為突破口。與銅纜相比，光互連具備更優(yōu)的信號質量和距離優(yōu)勢，且光纖的體積小，更適合大規(guī)模數(shù)據中心高密度部署。
PCI-SIG引入的“光感知重定時器”方案（Optical Aware Retimer）成為新規(guī)范的亮點，可以在電信號與光信號之間進行多路互聯(lián)，采用均衡、時鐘恢復與信號再生等處理，彌補長距離光傳輸損耗，確保信號最終能夠無損還原。此外，光互連方案兼容PCIe現(xiàn)有的交換機與端點，再加上完善的數(shù)據通道管理，實現(xiàn)電域與光域的靈活多路復用。
前瞻展望
隨著PCIe 7.0和相應光互連方案的問世，PCI-SIG為全球高性能計算網絡帶來了全新標準。這一進步不僅推進了高速互連的行業(yè)基線，同時也為AI大模型訓練、量子計算等前沿領域提供了必需的底層支撐。正如PCI-SIG主席Al Yanes所言，PCIe標準迭代至今，始終保持三年一度帶寬翻番的慣例，支持著日益增長的算力需求。
放眼未來，隨著PCIe 8.0預研啟動，PCIe標準將向更加廣泛的數(shù)據中心和異構計算擴展，光學互連與傳統(tǒng)電氣互連將在標準框架下融合發(fā)展，為智能時代數(shù)據流通和高效計算鋪設更快的通道。
