5.0功能描述
LPDDR3-SDRAM是一種高速同步DRAM設(shè)備，內(nèi)部配置為8組存儲(chǔ)器。
此設(shè)備包含以下位數(shù)：
8Gb具有8589934592位
LPDDR3設(shè)備在命令/地址（CA）總線上使用雙倍數(shù)據(jù)速率架構(gòu)，以減少系統(tǒng)中的輸入引腳數(shù)量。10位CA
總線包含命令、地址和銀行信息。每個(gè)命令使用一個(gè)時(shí)鐘周期，在此期間，命令信息在兩個(gè)時(shí)鐘周期上傳輸
時(shí)鐘的正邊緣和負(fù)邊緣。
這些器件還在DQ引腳上使用雙倍數(shù)據(jù)速率架構(gòu)來(lái)實(shí)現(xiàn)高速操作。雙數(shù)據(jù)速率架構(gòu)本質(zhì)上是
8n預(yù)取架構(gòu)，其具有經(jīng)設(shè)計(jì)以在I/O引腳處每時(shí)鐘周期每DQ傳送兩個(gè)數(shù)據(jù)位的接口。的單個(gè)讀或?qū)懺L問(wèn)
LPDDR3 SDRAM有效地由內(nèi)部DRAM核心的單個(gè)8n位寬、一個(gè)時(shí)鐘周期的數(shù)據(jù)傳輸和八個(gè)相應(yīng)的n位組成
寬的半時(shí)鐘周期的數(shù)據(jù)在I/O引腳處傳輸。
對(duì)LPDDR3 SDRAM的讀取和寫入訪問(wèn)是面向突發(fā)的；訪問(wèn)從選定的位置開始，并持續(xù)編程數(shù)量
按編程順序定位。訪問(wèn)從注冊(cè)Activate命令開始，然后注冊(cè)Read或Write命令。
與激活命令一致注冊(cè)的地址和BA位用于選擇要訪問(wèn)的行和存儲(chǔ)體。地址位
與讀取或?qū)懭朊钜恢伦?cè)的用于選擇突發(fā)存取的存儲(chǔ)體和起始列位置。
在正常操作之前，必須初始化LPDDR3 SDRAM。以下部分提供了有關(guān)設(shè)備初始化、寄存器定義、命令描述和設(shè)備操作的詳細(xì)信息。
