簡介Cyclone?現(xiàn)場(chǎng)可編程門陣列系列基于1.5-V，
0.13-μm，全層銅SRAM工藝，密度高達(dá)
20060個(gè)邏輯元件（LE）和高達(dá)288 Kbits的RAM。具有以下功能
用于時(shí)鐘和專用雙倍數(shù)據(jù)速率的鎖相環(huán)
（DDR）接口，以滿足DDR SDRAM和快周期RAM（FCRAM）
對(duì)于內(nèi)存需求，Cyclone設(shè)備是一種經(jīng)濟(jì)高效的解決方案
數(shù)據(jù)路徑應(yīng)用程序。Cyclone設(shè)備支持各種I/O標(biāo)準(zhǔn)，
包括數(shù)據(jù)速率高達(dá)每秒640兆比特（Mbps）的LVDS，以及
66和33MHz、64和32位外圍部件互連（PCI），
用于與ASSP和ASIC設(shè)備接口并支持它們。Altera也
提供新的低成本串行配置設(shè)備來配置Cyclone
設(shè)備。
功能Cyclone設(shè)備系列提供以下功能：
■ 2910至20060個(gè)LEs，見表1–1
■ 最多294912個(gè)RAM位（36864字節(jié)）
■ 支持通過低成本串行配置設(shè)備進(jìn)行配置
■ 支持LVTTL、LVCMOS、SSTL-2和SSTL-3 I/O標(biāo)準(zhǔn)
■ 支持66和33 MHz、64和32位PCI標(biāo)準(zhǔn)
■ 高速（640 Mbps）LVDS I/O支持
■ 低速（311 Mbps）LVDS I/O支持
■ 311 Mbps RSDS I/O支持
■ 每個(gè)設(shè)備最多兩個(gè)PLL提供時(shí)鐘乘法和相位
移位
■ 最多八條全局時(shí)鐘線，每個(gè)時(shí)鐘線有六個(gè)可用時(shí)鐘資源
邏輯陣列塊（LAB）行
■ 支持外部存儲(chǔ)器，包括DDR SDRAM（133 MHz），
FCRAM和單數(shù)據(jù)速率（SDR）SDRAM
■ 支持多個(gè)知識(shí)產(chǎn)權(quán)（IP）核心，包括
Altera?MegaCore?功能與Altera Megafunctions合作伙伴
程序（AMPPSM）大功能。
功能的
描述
Cyclone?設(shè)備包含基于二維行和列的
實(shí)現(xiàn)自定義邏輯的體系結(jié)構(gòu)。列和行互連
可變速度提供LAB和之間的信號(hào)互連
嵌入式內(nèi)存塊。
邏輯陣列由LAB組成，每個(gè)LAB中有10個(gè)LE
提供用戶邏輯高效實(shí)現(xiàn)的小邏輯單元
功能。LAB在整個(gè)設(shè)備中分為行和列。
旋風(fēng)裝置的范圍在2910至20060 LEs之間。
M4K RAM塊是真正的雙端口存儲(chǔ)塊，具有4K位
存儲(chǔ)器加奇偶校驗(yàn)（4608位）。這些塊提供了專用的true
雙端口、簡單雙端口或單端口存儲(chǔ)器，最大36位寬
高達(dá)250MHz。這些塊在設(shè)備上分組為列
在某些實(shí)驗(yàn)室之間。Cyclone設(shè)備提供60到288 Kbits的
嵌入式RAM。
每個(gè)Cyclone設(shè)備的I/O引腳由位于
LAB行和列的端部圍繞器件的外圍。I/O
引腳支持各種單端和差分I/O標(biāo)準(zhǔn)，例如
66和33 MHz、64和32位PCI標(biāo)準(zhǔn)以及LVDS I/O
標(biāo)準(zhǔn)，最高可達(dá)640Mbps。每個(gè)IOE都包含一個(gè)雙向I/O緩沖區(qū)
以及三個(gè)寄存器，用于注冊(cè)輸入、輸出和輸出啟用
信號(hào)。兩用DQS、DQ和DM引腳以及延遲鏈
（用于相位對(duì)準(zhǔn)DDR信號(hào)）提供接口支持
諸如DDR SDRAM之類的外部存儲(chǔ)器設(shè)備和FCRAM設(shè)備
高達(dá)133MHz（266Mbps）。
Cyclone設(shè)備提供全球時(shí)鐘網(wǎng)絡(luò)和最多兩個(gè)PLL。這個(gè)
全局時(shí)鐘網(wǎng)絡(luò)由八條全局時(shí)鐘線組成，它們驅(qū)動(dòng)
貫穿整個(gè)設(shè)備。全球時(shí)鐘網(wǎng)絡(luò)可以提供
設(shè)備內(nèi)所有資源的時(shí)鐘，如IOE、LE和內(nèi)存
阻礙。全局時(shí)鐘線也可以用于控制信號(hào)。氣旋
PLL提供具有時(shí)鐘乘法和
用于高速差分I/O的相移以及外部輸出
支持
