近日，芯礪智能正式發(fā)布全自研Chiplet Die-to-Die互連IP（以下稱CL-Link）芯片一次性流片成功并順利點亮。
據(jù)介紹，該芯片是人工智能時代片間互連最優(yōu)路徑，能完美地實現(xiàn)高帶寬、低延遲、低成本、高可靠性及安全性，可以廣泛應(yīng)用于智能汽車、人形機器人、高性能邊緣計算、服務(wù)器等多個領(lǐng)域。
CL-Link通過一種用于片間互連的總線流水線結(jié)構(gòu)，做到了以較小位寬來實現(xiàn)片間高帶寬及低延遲的互連，每條信號速率高達16Gbps，其總線到總線的延時小于5ns，和片內(nèi)總線延遲在同一量級，可以支持不同處理器和儲存器之間的低延遲互連要求，從而實現(xiàn)1+1接近2的高效聯(lián)合計算效率，在Chiplet高良率及低成本的基礎(chǔ)上實現(xiàn)算力靈活擴展。
據(jù)悉，當前芯礪智能基于傳統(tǒng)封裝的CL-Link技術(shù)已經(jīng)獲得全球首個車規(guī)級ISO 26262 ASIL-D Ready認證，可以通過小芯片搭積木的方式實現(xiàn)靈活可擴展的多元化產(chǎn)品矩陣，實現(xiàn)商業(yè)價值最大化。
封面圖片來源：拍信網(wǎng)
聲明:本文內(nèi)容由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表本網(wǎng)立場。文章僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
