FPGA（現(xiàn)場可編程邏輯柵陣列）靈活性高，成為智能網(wǎng)卡、電訊網(wǎng)絡(luò)等各種應(yīng)用的理想選擇。AMD（前身為賽靈思）27日發(fā)表最新Versal FPGAs，設(shè)計(jì)成芯片建成前可模擬測試。
AMD Versal系列高級產(chǎn)品線經(jīng)理Rob Bauer指出，透過這些FPGA，芯片設(shè)計(jì)者能在芯片下線（tapeout）前先為即將完成的ASIC或SOC創(chuàng)建數(shù)位雙胞胎或數(shù)字版，有助設(shè)計(jì)者驗(yàn)證，并更早開始軟件開發(fā)等。
Bauer指出，隨著先進(jìn)封裝技術(shù)過渡到2.5D和3D芯片架構(gòu)，這對芯片制造商只會變得更困難。芯片設(shè)計(jì)者不再為單片，而是多片設(shè)備做驗(yàn)證和軟件開發(fā)。
這也是AMD對旗下Versal Premium VP1902的定位。這款芯片尺寸約77×77mm，擁有1850萬個邏輯單元，是即將推出VU19P的兩倍，及控制平面操作的專用Arm內(nèi)核，還有協(xié)助調(diào)試的板載網(wǎng)絡(luò)。
AMD VP1902預(yù)定第三季提供樣品給客戶，2024年初全面供貨。
不過，模擬有數(shù)十億個晶體管的現(xiàn)代SoC相當(dāng)耗費(fèi)資源。AMD表示，依芯片大小和復(fù)雜性，可能需跨越多個機(jī)架、數(shù)十甚至數(shù)百個FPGA。
雖然AMD最新FPGA主要針對芯片制造商，但AMD表示這些芯片也非常適合從事固件開發(fā)和測試、IP塊和子系統(tǒng)原型開發(fā)、外圍驗(yàn)證和其他測試用例的公司。
至于兼容性，新芯片將利用與FPGA相同底層Vivado ML軟件開發(fā)套件。AMD表示，會與Cadence、西門子（Siemens）和新思科技（Synopsys）等領(lǐng)先EDA供應(yīng)商合作，增加支持更先進(jìn)功能。
封面圖片來源：拍信網(wǎng)
