在3月22日召開的GTC大會(huì)上，英偉達(dá)宣布與臺積電、ASML、新思科技（Synopsys）合作，將加速運(yùn)算技術(shù)用于芯片制造環(huán)節(jié)的計(jì)算光刻中，并推出用于計(jì)算光刻的軟件庫cuLitho。
01
GPU廠商跨界芯片制造
眾所周知，英偉達(dá)是知名GPU與人工智能芯片廠商，在本次GTC大會(huì)上，英偉達(dá)也推出了包括H800等在內(nèi)的重磅產(chǎn)品。不過，與發(fā)布GPU芯片這類常規(guī)操作相比，顯然英偉達(dá)宣布跨界進(jìn)軍芯片制造更易引發(fā)業(yè)界關(guān)注。
英偉達(dá)cuLitho旨在將計(jì)算光刻提速并降低功耗，助力2納米以及更先進(jìn)制程芯片的生產(chǎn)。英偉達(dá)透露，cuLitho能夠?qū)⒂?jì)算光刻的速度提高到原來的40倍。例如英偉達(dá)H100 GPU的制造需要89塊掩膜板，在CPU上運(yùn)行時(shí)，處理單個(gè)掩膜板需要兩周時(shí)間，而在GPU上運(yùn)行cuLitho只需8小時(shí)。同時(shí)，通過GPU加速計(jì)算光刻過程，也可進(jìn)一步降低能耗。
目前，臺積電、ASML與Synopsys均已參與進(jìn)該項(xiàng)技術(shù)中。
△Source：英偉達(dá)官網(wǎng)
英偉達(dá)表示，通過將cuLitho軟件庫集成至臺積電的制造流程中，并結(jié)合Synopsys的EDA軟件，ASML也計(jì)劃將GPU支持整合到所有的計(jì)算光刻軟件產(chǎn)品中。在幾大芯片供應(yīng)鏈巨頭共同合作下，可推動(dòng)半導(dǎo)體行業(yè)向更先進(jìn)芯片制程進(jìn)軍，加速芯片上市時(shí)間，提高晶圓廠運(yùn)行效率，以推動(dòng)制造過程的大型數(shù)據(jù)中心的能源效率來改善芯片生產(chǎn)。
02
什么是計(jì)算光刻技術(shù)？
上述新聞中，計(jì)算光刻被反復(fù)提及。這項(xiàng)技術(shù)是什么？為何對先進(jìn)制程芯片生產(chǎn)如此重要？在回答這兩個(gè)問題前，我們需要先談摩爾定律。
摩爾定律最常被表述為半導(dǎo)體芯片可容納的晶體管數(shù)量呈倍數(shù)增長，而實(shí)現(xiàn)晶體管數(shù)量翻倍有三個(gè)重要手段：增加芯片面積、縮小元件尺寸以及優(yōu)化器件電路設(shè)計(jì)。
△Source：英偉達(dá)官網(wǎng)
其中，元件尺寸縮小在很大程度上是由光刻工藝和技術(shù)的發(fā)展推動(dòng)的。光刻階段，晶圓會(huì)被放入光刻機(jī)中，被暴露在深紫外光（DUV）下，光線會(huì)通過“掩模版”投射到晶圓上，光刻機(jī)的光學(xué)系統(tǒng)將掩模版上設(shè)計(jì)好的電路圖案縮小并聚焦到晶圓上的光刻膠，當(dāng)光線照射到光刻膠上時(shí)，會(huì)產(chǎn)生化學(xué)變化，將掩模版上的圖案印制到光刻膠涂層上。
這不是一項(xiàng)簡單的工作，粒子干擾、折射和其他物理或化學(xué)缺陷都有可能在這一過程中發(fā)生，半導(dǎo)體廠商需要修正掩模版上的圖案來優(yōu)化最終的曝光圖案。而當(dāng)芯片越來越小，分辨率縮小到納米量級時(shí)，投影到晶圓上的圖形結(jié)構(gòu)會(huì)變形，因而需要用到計(jì)算光刻這種重構(gòu)掩模圖形的技術(shù)。
資料顯示，計(jì)算光刻主要通過軟件對整個(gè)光刻過程進(jìn)行建模和仿真，以優(yōu)化光源形狀和掩膜板形狀，縮小光刻成像與芯片設(shè)計(jì)差距，從而使光刻效果達(dá)到預(yù)期狀態(tài)。
光刻機(jī)龍頭ASML在其公眾號上介紹，“計(jì)算光刻將算法模型與光刻機(jī)、測試晶圓的數(shù)據(jù)相結(jié)合，從而生成一個(gè)和最終曝光圖案完全不同的掩模版設(shè)計(jì)，但這正是我們想要達(dá)到的，因?yàn)橹挥羞@樣才能得到所需要的曝光圖案?！?/p>
03
先進(jìn)技術(shù)助力高階制程芯片生產(chǎn)
正是在計(jì)算光刻等先進(jìn)技術(shù)助力下，摩爾定律得以不斷延續(xù)，芯片也不斷變小，先進(jìn)制程芯片得以不斷生產(chǎn)。目前晶圓代工廠商已經(jīng)開始量產(chǎn)3納米芯片，而在計(jì)算光刻助力下，2納米芯片生產(chǎn)也將成為可能。
英偉達(dá)透露，借助cuLitho，臺積電可以縮短原型周期時(shí)間，提高晶圓產(chǎn)量，減少芯片制造過程中的能耗，并為2納米芯片生產(chǎn)做好準(zhǔn)備。據(jù)悉臺積電將于今年6月開始對cuLitho進(jìn)行生產(chǎn)資格認(rèn)證，并會(huì)在2024年對2納米制程開始風(fēng)險(xiǎn)性試產(chǎn)，2025年開始量產(chǎn)。
2納米不是芯片生產(chǎn)的終點(diǎn)，2022年5月，IMEC（微電子研究中心）對外公布了1納米以下至2埃米（A2）的半導(dǎo)體工藝技術(shù)和芯片設(shè)計(jì)的路徑。按照規(guī)劃，到2036年業(yè)界有望初步投產(chǎn)0.2nm工藝芯片。
芯片尺寸不斷縮小，計(jì)算光刻未來發(fā)展空間廣闊。除此之外，延續(xù)摩爾定律，實(shí)現(xiàn)更小芯片生產(chǎn)也需要更多先進(jìn)技術(shù)，比如晶體管技術(shù)方面，IMEC認(rèn)為，現(xiàn)有的FinFET只能維持到N3（3納米）工藝，之后的N2（2納米）、A14（1.4納米）將轉(zhuǎn)向GAA環(huán)繞柵極、Nanosheet納米片技術(shù)，而再往后的A10（1納米）、A7（0.7納米）會(huì)改用Forksheet。
封面圖片來源：拍信網(wǎng)
