當(dāng)?shù)貢r(shí)間2月1日，晶圓代工廠聯(lián)電和EDA企業(yè)Cadence共同宣布，采用Integrity? 3D-IC平臺(tái)的Cadence? 3D-IC參考工作流程已通過(guò)聯(lián)電的芯片堆棧技術(shù)認(rèn)證，將進(jìn)一步縮短產(chǎn)品上市時(shí)間。
據(jù)介紹，聯(lián)電的混合鍵合解決方案已經(jīng)做好支持廣泛技術(shù)節(jié)點(diǎn)集成的準(zhǔn)備，適用于邊緣AI、圖像處理和無(wú)線通信應(yīng)用。采用聯(lián)電的40nm低功耗（40LP）工藝作為片上堆棧技術(shù)的展示，雙方合作驗(yàn)證了該設(shè)計(jì)流程中的關(guān)鍵3D-IC功能，包括使用Cadence的Integrity 3D-IC平臺(tái)實(shí)現(xiàn)系統(tǒng)規(guī)劃和智能橋突創(chuàng)建。Cadence Integrity 3D-IC平臺(tái)是業(yè)界首款綜合解決方案，在單一平臺(tái)中集成了系統(tǒng)規(guī)劃、芯片和封裝實(shí)現(xiàn)以及系統(tǒng)分析。
該參考流程采用Cadence 的Integrity 3D-IC平臺(tái)，圍繞高容量、多技術(shù)分層的數(shù)據(jù)庫(kù)構(gòu)建而成。該平臺(tái)在統(tǒng)一的管理平臺(tái)下提供3D設(shè)計(jì)完整的設(shè)計(jì)規(guī)劃、實(shí)現(xiàn)和分析。通過(guò)在設(shè)計(jì)初期執(zhí)行熱能、功耗和靜態(tài)時(shí)序分析，可以實(shí)現(xiàn)3D芯片堆棧中的多個(gè)晶粒的同步設(shè)計(jì)和分析。該參考流程還支持針對(duì)連接精度的系統(tǒng)級(jí)布局與原理圖（LVS）檢查，針對(duì)覆蓋和對(duì)齊的電氣規(guī)則檢查（ERC），以及在3D堆棧設(shè)計(jì)結(jié)構(gòu)中的熱分布分析。
此外，除了Integrity 3D-IC平臺(tái)，Cadence 3D-IC流程還包括Innovus?設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)，Quantus?寄生提取解決方案，Tempus?時(shí)序簽核解決方案，Pegasus?驗(yàn)證系統(tǒng)，Voltus? IC電源完整性解決方案和Celsius?熱求解器。
