當(dāng)前MOSFET器件的持續(xù)微縮所帶來(lái)的功耗問(wèn)題已經(jīng)成為制約集成電路發(fā)展的主要瓶頸。研發(fā)新原理器件以突破MOSFET亞閾值擺幅（SS）為60mV/dec的室溫極限，是實(shí)現(xiàn)高速度、低功耗CMOS技術(shù)和集成電路的重要途徑。近年來(lái)，包括隧穿晶體管（TFET）、負(fù)電容晶體管（NCFET）、冷源晶體管（CSFET）等在內(nèi)的多種器件技術(shù)為實(shí)現(xiàn)陡峭亞閾值擺幅和低功耗器件性能提供了思路。
復(fù)旦大學(xué)微電子學(xué)院朱顥研究團(tuán)隊(duì)針對(duì)上述晶體管器件技術(shù)的關(guān)鍵需求，與美國(guó)國(guó)家標(biāo)準(zhǔn)與技術(shù)研究院（NIST）及美國(guó)喬治梅森大學(xué)合作，提出了一種具有陡峭亞閾值擺幅的負(fù)量子電容晶體管器件。研究成果以《Steep-Slope Negative Quantum Capacitance Field-Effect Transistor》為題在近日召開(kāi)的第68屆國(guó)際電子器件大會(huì)（IEDM，International Electron Devices Meeting）上發(fā)表，微電子學(xué)院朱顥以及美國(guó)NIST的Qiliang Li為通訊作者，課題組楊雅芬博士為第一作者，復(fù)旦大學(xué)微電子學(xué)院為第一單位。
該工作將單層石墨烯二維金屬系統(tǒng)集成于MoS2晶體管的柵極結(jié)構(gòu)中，構(gòu)建負(fù)量子電容晶體管（NQCFET）器件，利用單層石墨烯在低態(tài)密度條件下產(chǎn)生的負(fù)電子壓縮效應(yīng)，通過(guò)柵極電壓調(diào)控形成負(fù)量子電容。類似于傳統(tǒng)基于鐵電材料的負(fù)電容器件，NQCFET器件中利用石墨烯提供的負(fù)量子電容貢獻(xiàn)，實(shí)現(xiàn)內(nèi)部柵壓放大和小于60mV/dec亞閾值擺幅的特性。該工作中，通過(guò)對(duì)器件柵極疊層結(jié)構(gòu)以及制備工藝的優(yōu)化，實(shí)現(xiàn)了最小31mV/dec的亞閾值擺幅和可忽略的滯回特性，以及超過(guò)106的開(kāi)關(guān)比，有效降低器件靜態(tài)與動(dòng)態(tài)功耗。同時(shí)結(jié)合理論仿真揭示了器件陡峭亞閾值擺幅的形成機(jī)理，為未來(lái)高速低功耗晶體管器件技術(shù)的發(fā)展提供了新的路徑。
該項(xiàng)研究工作得到了國(guó)家自然科學(xué)基金等項(xiàng)目的資助。
負(fù)量子電容晶體管器件結(jié)構(gòu)與器件性能圖
