CMOS Dual J-K Master-Slave Flip-Flop

文件：676.57 Kbytes 頁數(shù)：14 Pages

TI

德州儀器

CMOS Dual J-K Master-Slave Flip-Flop

文件：1.51688 Mbytes 頁數(shù)：27 Pages

TI

德州儀器

CMOS DUAL J-K MASTER-SLAVER FLIP-FLOP

文件：531 Kbytes 頁數(shù)：12 Pages

TI

德州儀器

CMOS Dual J-K Master-Slave Flip-Flop

文件：676.57 Kbytes 頁數(shù)：14 Pages

TI

德州儀器

CMOS Dual J-K Master-Slave Flip-Flop

文件：676.57 Kbytes 頁數(shù)：14 Pages

TI

德州儀器

CMOS Dual J-K Master-Slave Flip-Flop

文件：1.51688 Mbytes 頁數(shù)：27 Pages

TI

德州儀器

雙路J-K主/從觸發(fā)器

CD4027B 是包含了兩個J-K 主從觸發(fā)器的單片集成電路。每個觸發(fā)器都有獨立的J、K 端、置位端S、復(fù)位端R 和時鐘輸入端CP，及經(jīng)過緩沖處理的Q 和Q 輸出端。在時鐘脈沖的上升沿改變觸發(fā)器的狀態(tài)。置位和復(fù)位功能與時鐘無關(guān)，都為高電平有效。所有的輸入端均帶有箝位幅度在VDD 和VSS 之間的保護(hù)二極管，以排除靜電對芯片的損壞和干擾。

Sungine

雙競

CMOS 雙路 J-K 主/從觸發(fā)器

CD4027B is a single monolithic chip integrated circuit containing two identical complementary-symmetry J-K flip flops. Each flip-flop has provisions for individual J, K, Set, Reset, and Clock input signals. Buffered Q and Q signals are provided as outputs. This input-output arrangement provides for ? Set-reset capability\n? Medium speed operation – 16 MHz (typical) clock toggle rate at 10 V\n? 100% tested for quiescent current at 20 V\n? Noise margin (over full package-temperature range): \n? 2 V at VDD = 10 V\n? 5 V, 10 V, and 15 V parametric ratings\n? Meets all requirements of JEDEC ten;

TI

德州儀器

4000系列邏輯芯片

HGSEMI

華冠

Package：16-DIP（0.300"，7.62mm）；包裝：卷帶（TR）剪切帶（CT）Digi-Reel? 得捷定制卷帶 功能：設(shè)置（預(yù)設(shè)）和復(fù)位 類別：集成電路（IC） 觸發(fā)器 描述：IC FF JK TYPE DUAL 1BIT 16DIP

TI

德州儀器