絲?。?a target="_blank" title="Marking" href="/ckv25081/marking.html">CKV25081；Package：SOIC；CDCVF25081 3.3-V Phased-Lock Loop Clock Driver

1 Features ? Phase-locked loop based, zero-delay buffer – 1 clock input to 2 banks of 4 outputs – No external RC network required ? Supply voltage: 3 V to 3.6 V ? Operating frequency: 8 MHz to 200 MHz ? Low additive jitter (cycle-cycle): ±100 ps for 66 MHz to 200 MHz ? Power-down mode avai

文件：1.18376 Mbytes 頁數(shù)：26 Pages

TI

德州儀器

3.3-V PHASED-LOCK LOOP CLOCK DRIVER

文件：596.43 Kbytes 頁數(shù)：16 Pages

TI

德州儀器

3.3-V PHASED-LOCK LOOP CLOCK DRIVER

文件：596.43 Kbytes 頁數(shù)：16 Pages

TI

德州儀器

3.3-V PHASED-LOCK LOOP CLOCK DRIVER

文件：596.43 Kbytes 頁數(shù)：16 Pages

TI

德州儀器

Package：16-SOIC（0.154"，3.90mm 寬）；包裝：管件 類別：集成電路（IC） 時鐘發(fā)生器，PLL，頻率合成器 描述：IC 1:8 3.3V PLL CLK-DRVR 16-SOIC

TI

德州儀器

Package：16-SOIC（0.154"，3.90mm 寬）；包裝：卷帶（TR） 類別：集成電路（IC） 時鐘發(fā)生器，PLL，頻率合成器 描述：IC 1:8 3.3V PLL CLK-DRVR 16-SOIC

TI

德州儀器