PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：289.64 Kbytes 頁(yè)數(shù)：13 Pages

TOREX

特瑞仕

PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：307.42 Kbytes 頁(yè)數(shù)：13 Pages

TOREX

特瑞仕

內(nèi)置分頻, 倍頻電路的PLL時(shí)鐘發(fā)生器

XC25BS7系列是內(nèi)置分頻, 倍頻電路, 在整個(gè)頻率范圍內(nèi)保持低消耗電流, 具有超小型封裝的PLL時(shí)鐘發(fā)生器IC。\n\n 輸入端分頻比(M), 輸出端分頻比(N)的值均可以在1～256范圍內(nèi)通過(guò)激光微調(diào)方式自由選擇。輸出時(shí)鐘(fQ0)的頻率等于標(biāo)準(zhǔn)時(shí)鐘輸入頻率乘以N/M的比值(即fQ0=fCLKin×N/M)。時(shí)鐘輸出的頻率范圍為:1MHz～100MHz。時(shí)鐘輸入頻率的范圍為:32kHz～36MHz。當(dāng)CE端子輸入低電平時(shí),整個(gè)芯片停止工作,此時(shí)芯片的消耗電流會(huì)低于10uA。待機(jī)時(shí)輸出為高阻抗。\n\n 本產(chǎn)品提供部分客戶定制品,有需要時(shí)請(qǐng)?zhí)峁┰敿?xì)的規(guī)格要求(輸入, 輸出頻率, 工作電 ·時(shí)鐘輸入頻率范圍：32kHz~36MHz*1\n·時(shí)鐘輸出頻率范圍：1MHz~100MHz(fQ0=fCLKin×N/M)\n·輸出端分頻范圍(N)：1～256范圍任意選擇\n·輸入端分頻范圍(M)：1～256范圍任意選擇\n·工作電壓范圍：2.50V~5.50V*1\n·低消耗電流：3.0mA(TYP.)@f=48kHz *2;

Torex

特瑞仕

PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：307.42 Kbytes 頁(yè)數(shù)：13 Pages

TOREX

特瑞仕

PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：289.64 Kbytes 頁(yè)數(shù)：13 Pages

TOREX

特瑞仕

PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：289.64 Kbytes 頁(yè)數(shù)：13 Pages

TOREX

特瑞仕

PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：307.42 Kbytes 頁(yè)數(shù)：13 Pages

TOREX

特瑞仕

PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：307.42 Kbytes 頁(yè)數(shù)：13 Pages

TOREX

特瑞仕

PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：289.64 Kbytes 頁(yè)數(shù)：13 Pages

TOREX

特瑞仕

PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：307.42 Kbytes 頁(yè)數(shù)：13 Pages

TOREX

特瑞仕