Ultra Small PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：567.32 Kbytes 頁數(shù)：14 Pages

TOREX

特瑞仕

Ultra Small PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：597.35 Kbytes 頁數(shù)：14 Pages

TOREX

特瑞仕

內(nèi)置分頻, 倍頻電路超小型PLL時鐘發(fā)生器

XC25BS8系列是能在低頻輸入8kHz, 4095倍的范圍內(nèi)倍頻工作的PLL時鐘發(fā)生器IC。\n\n 小型化, 同步抖動小, 實現(xiàn)128倍, 256倍, 512倍等高倍頻。分頻電路, 相位頻率比較器, 電荷泵, VCO內(nèi)置,不需要復(fù)雜的濾波因子的計算, ,只需要加上電源和輸入時鐘就可簡單實現(xiàn)時鐘變換。另外,可用于和音頻DAC的LR時鐘相位同步的噪聲修整用的主時鐘的生成等,也適用于生成各種必須和輸入信號同步的同步信號。\n\n 輸入端分頻因子(M)可從1～2047的分頻范圍內(nèi)進(jìn)行選擇;輸出端分頻因子(N)可從1～4095的分頻范圍內(nèi)進(jìn)行選擇。輸出頻率在1MHz～100MHz的范圍內(nèi),輸入時 ·時鐘輸入頻率范圍：8kHz~36MHz*1\n·時鐘輸出頻率范圍：1MHz～100MHz(fQ0=fCLKin×N/M)\n·輸出端分頻范圍(N)：1～4095范圍任意選擇\n·輸入端分頻范圍(M)：1～2047范圍任意選擇\n·工作電壓范圍：2.50V～5.50V*1\n·低消耗電流：2.0mA(TYP.)@15kHz,3.3V *2　;

Torex

特瑞仕

Ultra Small PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：597.35 Kbytes 頁數(shù)：14 Pages

TOREX

特瑞仕

Ultra Small PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：567.32 Kbytes 頁數(shù)：14 Pages

TOREX

特瑞仕

Ultra Small PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：567.32 Kbytes 頁數(shù)：14 Pages

TOREX

特瑞仕

Ultra Small PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：567.32 Kbytes 頁數(shù)：14 Pages

TOREX

特瑞仕

Ultra Small PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：567.32 Kbytes 頁數(shù)：14 Pages

TOREX

特瑞仕

Ultra Small PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：597.35 Kbytes 頁數(shù)：14 Pages

TOREX

特瑞仕

Ultra Small PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：597.35 Kbytes 頁數(shù)：14 Pages

TOREX

特瑞仕