Low Jitter Clock Multiplier

文件：613.03 Kbytes 頁數(shù)：18 Pages

TI

德州儀器

具有可編程延遲和相位對齊的低抖動時鐘倍頻器和分頻器

The CDC5801A device provides clock multiplication and division from a single-ended reference clock (REFCLK) to a differential output pair (CLKOUT/CLKOUTB). The multiply and divide terminals (MULT/DIV0:1) provide selection for frequency multiplication and division ratios, generating CLKOUT/CLOUTKB fr ? Low Jitter Clock Multiplier by x4, x6, x8. Input Frequency Range (19 MHz to 125 MHz). Supports Output Frequency From 150 MHz to 500 MHz\n? Fail-Safe Power Up Initialization\n? Low Jitter Clock Divider by /2, /3, /4. Input Frequency Range (50 MHz to 125 MHz). Supports Ranges of Output Frequency Fro;

TI

德州儀器

Package：24-SSOP（0.154"，3.90mm 寬）；包裝：卷帶（TR） 類別：集成電路（IC） 時鐘發(fā)生器，PLL，頻率合成器 描述：IC CLOCK MLT/DIV LOW JTTR 24QSOP

TI

德州儀器

Package：24-SSOP（0.154"，3.90mm 寬）；包裝：管件 類別：集成電路（IC） 時鐘發(fā)生器，PLL，頻率合成器 描述：IC CLOCK MLT/DIV LOW JTTR 24QSOP

TI

德州儀器

Package：24-SSOP（0.154"，3.90mm 寬）；包裝：托盤 類別：集成電路（IC） 時鐘發(fā)生器，PLL，頻率合成器 描述：IC CLOCK MLT/DIV LOW JTTR 24QSOP

TI

德州儀器