4 CML Output, Low Jitter Clock Generator

文件：979.91 Kbytes 頁數(shù)：41 Pages

AD

亞德諾

集成5.4 GHz VCO的4路CML輸出、低抖動時鐘發(fā)生器

AD9530是一款針對40 Gbps/ 100 Gbps OTN應用的完全集成式PLL和分配器件，支持時鐘清零和頻率轉換。內部PLL可鎖定至兩個參考頻率之一以生成最高達2.7 GHz的四個離散輸出頻率。\n\n AD9530集成了內部5.11 GHz至5.4 GHz、超低噪聲壓控振蕩器(VCO)。所有四個輸出均從內部VCO進行單獨分頻，并使用兩個高速VCO分頻器（Mx分頻器）和四個獨立的8位通道分頻器（Dx分頻器）。高速VCO分頻器提供2、2.5、3、和3.5固定分頻，提供寬覆蓋范圍的可能輸出頻率。AD9530配置用于小于15 kHz的環(huán)路帶寬以便衰減基準電壓源噪聲。\n\n ? 完全集成式超低噪聲鎖相環(huán)(PLL)\n\n? 4個差分、2.7 GHz共模邏輯(CML)輸出\n\n? 帶可編程內部端接選項的2個差分基準電壓輸入\n\n? 絕對抖動小于232 fs rms（12 kHz至20 MHz），具有非理想基準電壓和8 kHz環(huán)路帶寬\n\n? 絕對抖動小于100 fs rms（12 kHz至20 MHz），具有80 kHz環(huán)路帶寬和低抖動輸入?yún)⒖紩r鐘\n\n? 支持適合抖動衰減應用的低環(huán)路帶寬\n\n? 手動切換\n\n? 采用典型2.5 V單電源供電\n\n? 48引腳、7 mm × 7 mm LFCSP封裝;

ADI

亞德諾

4 CML Output, Low Jitter Clock Generator

文件：979.91 Kbytes 頁數(shù)：41 Pages

AD

亞德諾

4 CML Output, Low Jitter Clock Generator

文件：979.91 Kbytes 頁數(shù)：41 Pages

AD

亞德諾

包裝：散裝 功能：時鐘發(fā)生器 類別：開發(fā)板，套件，編程器 評估和演示板及套件 描述：EVAL BOARD FOR AD9530

AD

亞德諾

Package：48-WFQFN 裸露焊盤，CSP；包裝：管件 類別：集成電路（IC） 時鐘發(fā)生器，PLL，頻率合成器 描述：IC CLOCK GEN 2.7GHZ

AD

亞德諾

Package：48-WFQFN 裸露焊盤，CSP；包裝：托盤 類別：集成電路（IC） 時鐘發(fā)生器，PLL，頻率合成器 描述：IC CLOCK GEN 2.7GHZ

AD

亞德諾