Maximum output frequency

文件：1.14229 Mbytes 頁(yè)數(shù)：68 Pages

AD

亞德諾

JESD204B Clock Generator with 14 LVDS/HSTL Outputs

文件：1.20521 Mbytes 頁(yè)數(shù)：67 Pages

AD

亞德諾

提供14路LVDS/HSTL輸出的JESD204B/JESD204C時(shí)鐘發(fā)生器

AD9528是一款雙級(jí)PLL，集成JESD204B/JESD204C SYSREF發(fā)生器，可用于多器件同步。第一級(jí)鎖相環(huán)(PLL) (PLL1)通過(guò)減少系統(tǒng)時(shí)鐘的抖動(dòng)，從而實(shí)現(xiàn)輸入基準(zhǔn)電壓調(diào)理。第二級(jí)PLL (PLL2)提供高頻時(shí)鐘，可實(shí)現(xiàn)來(lái)自時(shí)鐘輸出驅(qū)動(dòng)器的較低積分抖動(dòng)以及較低寬帶噪聲。外部VCXO提供PLL2所需的低噪聲基準(zhǔn)電壓，以滿足苛刻的相位噪聲和抖動(dòng)要求，實(shí)現(xiàn)可以接受的性能。片內(nèi)VCO的調(diào)諧頻率范圍為3.450 GHz至4.025 GHz。集成的SYSREF發(fā)生器輸出單次、N次或連續(xù)信號(hào)，并與PLL1和PLL2輸出同步，以便對(duì)齊多個(gè)器件的時(shí)間。\n\n AD9528產(chǎn)生最高 ? 14路輸出，可配置為HSTL或LVDS \n? 最大輸出頻率?6路輸出高達(dá)1.25 GHz\n? 取決于壓控晶體振蕩器(VCXO)頻率精度（啟動(dòng)頻率精度：<±100 ppm）\n? 每路輸出均提供專(zhuān)用的8位分頻器\n? 微調(diào)延遲： 15個(gè)步進(jìn)，分辨率為31 ps\n? 典型輸出間偏斜： 20 ps \n? 針對(duì)奇數(shù)分頻器設(shè)置提供占空比校正\n? 輸出12和輸出13，上電時(shí)VCXO輸出 \n? 絕對(duì)輸出抖動(dòng)： <160 fS（122.88 MHz時(shí)） \n? 數(shù)字鎖頻檢測(cè);

ADI

亞德諾

JESD204B Clock Generator with 14 LVDS/HSTL Outputs

文件：1.20521 Mbytes 頁(yè)數(shù)：67 Pages

AD

亞德諾

Maximum output frequency

文件：1.14229 Mbytes 頁(yè)數(shù)：68 Pages

AD

亞德諾

JESD204B Clock Generator with 14 LVDS/HSTL Outputs

文件：1.20521 Mbytes 頁(yè)數(shù)：67 Pages

AD

亞德諾

JESD204B Clock Generator with 14 LVDS/HSTL Outputs

文件：1.20521 Mbytes 頁(yè)數(shù)：67 Pages

AD

亞德諾

Maximum output frequency

文件：1.14229 Mbytes 頁(yè)數(shù)：68 Pages

AD

亞德諾

包裝：盒 功能：時(shí)鐘發(fā)生器 類(lèi)別：開(kāi)發(fā)板，套件，編程器 評(píng)估和演示板及套件 描述：EVAL BOARD FOR AD9528

AD

亞德諾

Package：72-VFQFN 裸露焊盤(pán)，CSP；包裝：卷帶（TR）剪切帶（CT）Digi-Reel? 得捷定制卷帶 類(lèi)別：集成電路（IC） 時(shí)鐘發(fā)生器，PLL，頻率合成器 描述：IC CLOCK GEN 1.25GHZ VCO 72LFCSP

AD

亞德諾