Low Jitter Clock Generator

文件：840.33 Kbytes 頁數(shù)：60 Pages

AD

亞德諾

Low Jitter Clock Generator

文件：1.0658 Mbytes 頁數(shù)：63 Pages

AD

亞德諾

Low Jitter Clock Generator

文件：840.33 Kbytes 頁數(shù)：60 Pages

AD

亞德諾

低抖動時鐘發(fā)生器，提供14路LVPECL/LVDS/HSTL輸出或29路LVCMOS輸出

AD9523-1提供低功耗、多路輸出時鐘分配功能，具有低抖動性能，還配有片內(nèi)PLL、VCO和兩個VCO分頻器。片內(nèi)VCO的調(diào)諧頻率范圍為2.94 GHz至3.1 GHz。\n\n AD9523-1旨在滿足長期演進(jìn)(LTE)和多載波GSM基站設(shè)計(jì)的時鐘要求。它依靠外部VCXO清除參考抖動，以滿足嚴(yán)格的低相位噪聲要求，從而獲得可接受的數(shù)據(jù)轉(zhuǎn)換器信噪比(SNR)性能。\n\n 輸入接收器、振蕩器和零延遲接收器支持單端和差分兩種操作。當(dāng)連接到恢復(fù)的系統(tǒng)參考時鐘和VCXO時，器件產(chǎn)生1 MHz至1 GHz范圍內(nèi)的14路低噪聲輸出，以及一路來自輸入PLL (PLL1)的專用緩沖輸出。一 ? 輸出頻率范圍：<1 MHz至1 GHz\n\n? 啟動頻率精度：<±100 ppm（由VCXO參考精度決定）\n\n? 零延遲操作\n輸入至輸出邊沿時序：<150 ps\n\n? 兩個VCO分頻器\n\n? 14 路輸出：可配置為LVPECL、LVDS、HSTL和LVCMOS\n\n? 14 個具有零抖動可調(diào)延遲的專用輸出分頻器;

ADI

亞德諾

包裝：散裝 功能：時鐘發(fā)生器 類別：開發(fā)板，套件，編程器 評估和演示板及套件 描述：BOARD EVAL FOR AD9523-1

AD

亞德諾

Package：72-VFQFN 裸露焊盤，CSP；包裝：管件 類別：集成電路（IC） 應(yīng)用特定時鐘/定時 描述：IC INTEGER-N CLCK GEN 72LFCSP

AD

亞德諾

Package：72-VFQFN 裸露焊盤，CSP；包裝：卷帶（TR） 類別：集成電路（IC） 應(yīng)用特定時鐘/定時 描述：IC INTEGER-N CLCK GEN 72LFCSP

AD

亞德諾