Quad, 16-/12-Bit nanoDAC with SPI Interface

文件：683.65 Kbytes 頁數(shù)：28 Pages

AD

亞德諾

Quad, 16-/12-Bit nanoDAC

文件：746.15 Kbytes 頁數(shù)：27 Pages

AD

亞德諾

Quad 16-/14-/12-Bit nanoDAC Reference, SPI Interface

文件：1.00518 Mbytes 頁數(shù)：31 Pages

AD

亞德諾

Full-featured evaluation board

文件：787.48 Kbytes 頁數(shù)：12 Pages

AD

亞德諾

Quad 16-/14-/12-Bit nanoDAC Reference, SPI Interface

文件：1.00518 Mbytes 頁數(shù)：31 Pages

AD

亞德諾

Quad 16-/14-/12-Bit nanoDAC Reference, SPI Interface

文件：1.00518 Mbytes 頁數(shù)：31 Pages

AD

亞德諾

Quad 16-/14-/12-Bit nanoDAC Reference, SPI Interface

文件：1.00518 Mbytes 頁數(shù)：31 Pages

AD

亞德諾

Quad 16-/14-/12-Bit nanoDAC Reference, SPI Interface

文件：1.00518 Mbytes 頁數(shù)：31 Pages

AD

亞德諾

Quad 16-/14-/12-Bit nanoDAC Reference, SPI Interface

文件：1.00518 Mbytes 頁數(shù)：31 Pages

AD

亞德諾

四通道、12位nanoDAC+ ，內(nèi)置2 PPM/°C片內(nèi)基準電壓源和SPI接口

AD5684R nanoDAC+?是一款四通道、12位、軌到軌、電壓輸出DAC。該器件內(nèi)置2.5 V、2 ppm/?C內(nèi)部基準電壓源（默認使能）和增益選擇引腳，滿量程輸出為2.5 V（增益=1）或5 V（增益=2）。它采用2.7 V至5.5 V單電源供電，通過設(shè)計保證單調(diào)性，并具有小于0.1% FSR的增益誤差和1.5 mV的失調(diào)誤差性能。提供3mm X 3mm LFCSP和TSSOP封裝。\n\n AD5684R還內(nèi)置一個上電復(fù)位電路和一個RSTSEL引腳，確保DAC輸出上電至零電平或中間電平，直到執(zhí)行一次有效的寫操作為止。此外所有器件具有各通道獨立省電特性，在省電模式下， ? 高相對精度(INL)：±2 LSB（最大值，16位）\n\n? 低漂移2.5 V基準電壓源：2 ppm/°C（典型值）\n\n? 小型封裝：3 mm × 3 mm、16引腳LFCSP封裝\n\n? 總不可調(diào)整誤差(TUE)：±0.1% FSR（最大值）\n\n? 失調(diào)誤差：±1.5 mV（最大值）\n\n? 增益誤差：±0.1% FSR（最大值）\n\n? 高驅(qū)動能力：20 mA、0.5 V（供電軌）\n\n? 用戶可選增益：1或2（GAIN引腳）\n\n? 復(fù)位到零電平或中間電平（RSTSEL引腳）\n\n? 1.8 V邏輯兼容性\n\n? 帶回讀或菊花鏈的50 MHz ;

ADI

亞德諾