Ultra low on-resistance

Description These devices utilize the 7th generation of design rules of ST’s proprietary STripFET? technology, with a new gate structure. The resulting Power MOSFET exhibits the lowest RDS(on) in all packages. ? Extremely low gate charge ? Ultra low on-resistance ? Low gate input resistance A

文件：1.36681 Mbytes 頁數(shù)：25 Pages

STMICROELECTRONICS

意法半導體

N-Channel 100-V (D-S) MOSFET

文件：1.02055 Mbytes 頁數(shù)：8 Pages

VBSEMI

微碧半導體

絲印：DPAK；Package：TO-252；Isc N-Channel MOSFET Transistor

文件：295.7 Kbytes 頁數(shù)：2 Pages

ISC

無錫固電

N溝道100 V、0.0085 Ohm典型值、70 A STripFET F7功率MOSFET，DPAK封裝

該器件使用ST專有的STripFET?技術(shù)的第七代設計規(guī)則，具有新的柵極結(jié)構(gòu)。因而，功率MOSFET在不同封裝中都能呈現(xiàn)最低的RDS(on)。 ? 極低的柵極電荷 \n? 超低導通電阻 \n? 低柵極輸入電阻;

ST

意法半導體