2.488Gbps 1:4 Demultiplexer with Clock and Data Recovery and Limiting Amplifier

General Description The MAX3882A is a deserializer combined with clock and data recovery and limiting amplifier ideal for converting 2.488Gbps serial data to 4-bit-wide, 622Mbps parallel data for SDH/SONET applications. The device accepts serial NRZ input data as low as 10mVP-P of 2.488Gbps and g

文件：220.34 Kbytes 頁數(shù)：13 Pages

MAXIM

美信

2.488Gbps 1:4 Demultiplexer with Clock and Data Recovery and Limiting Amplifier

General Description The MAX3882A is a deserializer combined with clock and data recovery and limiting amplifier ideal for converting 2.488Gbps serial data to 4-bit-wide, 622Mbps parallel data for SDH/SONET applications. The device accepts serial NRZ input data as low as 10mVP-P of 2.488Gbps and g

文件：220.34 Kbytes 頁數(shù)：13 Pages

MAXIM

美信

2.488Gbps 1:4解復(fù)用器，帶有時鐘和數(shù)據(jù)恢復(fù)及限幅放大器

MAX3882A為包括時鐘和數(shù)據(jù)恢復(fù)及限幅放大器的分路器，尤其適合于SDH/SONET應(yīng)用中將2.488Gbps串行數(shù)據(jù)轉(zhuǎn)換為4位寬的622Mbps并行數(shù)據(jù)。器件接受2.488Gbps、低至10mVP-P的串行NRZ數(shù)據(jù)輸入，產(chǎn)生四路622Mbps并行LVDS數(shù)據(jù)輸出。還包括一路輔助的高速串行數(shù)據(jù)輸入，用于系統(tǒng)環(huán)回診斷測試。在數(shù)據(jù)捕獲過程中，MAX3882A無需外部參考時鐘。然而，如果需要的話，環(huán)回輸入能夠連接到155MHz或622MHz的外部參考時鐘，以便在沒有數(shù)據(jù)傳輸時，仍能保持有效的時鐘輸出。另外，還提供一路兼容于TTL邏輯的時鐘失鎖輸出。該器件提供可調(diào)的垂直門限，以補償WDM傳輸系統(tǒng)中 \n? 數(shù)據(jù)捕獲時無需參考時鐘 \n? 輸入數(shù)據(jù)速率：2.488Gbps \n? 內(nèi)置限幅放大器和1:4分路器、完全集成的時鐘恢復(fù)和數(shù)據(jù)提取電路 \n? 并行輸出速率：622Mbps \n? 差分輸入范圍：10mVP-P至1.6VP-P，無須門限調(diào)節(jié) \n? 差分輸入范圍：50mVP-P至600mVP-P，允許門限調(diào)節(jié) \n? 0.65UI高頻抖動容差 \n? 時鐘失鎖(/LOL)指示 \n? 寬輸入門限調(diào)整范圍：±170mV \n? 無數(shù)據(jù)傳輸時，保持有效的時鐘輸出 \n? 提供系統(tǒng)環(huán)回輸入，用于系統(tǒng)診斷測試 \n? 工作溫度范圍為-40°C至+85°C \n? 低功耗：+3.3V供電時61;

ADI

亞德諾

Package：36-WFQFN 裸露焊盤；包裝：管件 功能：解串器 類別：集成電路（IC） 串行器，解串器 描述：IC DESERIALIZER 2.488GBPS 64TQFN

AD

亞德諾

Package：36-WFQFN 裸露焊盤；包裝：管件 功能：解串器 類別：集成電路（IC） 串行器，解串器 描述：IC DESERIALIZER 2.488GBPS 64TQFN

AD

亞德諾