Octal, 12-Bit, 50Msps, 1.8V ADC with Serial LVDS Outputs

文件：410.08 Kbytes 頁數(shù)：23 Pages

MAXIM

美信

Octal, 12-Bit, 40Msps, 1.8V ADC with Serial LVDS Outputs

文件：516.23 Kbytes 頁數(shù)：24 Pages

MAXIM

美信

Octal, 12-Bit, 65Msps, 1.8V ADC with Serial LVDS Outputs Serial LVDS Outputs

文件：450.59 Kbytes 頁數(shù)：22 Pages

MAXIM

美信

Octal, 12-Bit, 50Msps, 1.8V ADC with Serial LVDS Outputs

文件：421.81 Kbytes 頁數(shù)：22 Pages

MAXIM

美信

Octal, 10-Bit, 50Msps, 1.8V ADC with Serial LVDS Outputs

文件：691.93 Kbytes 頁數(shù)：22 Pages

MAXIM

美信

八路、12位、40Msps、1.8V ADC，串行LVDS輸出

MAX1436是八路、12位模數(shù)轉(zhuǎn)換器(ADC)，具有全差分輸入，流水線架構(gòu)，可對全差分信號通道進(jìn)行數(shù)字誤差校正。該ADC針對要求低功耗、高動態(tài)性能的醫(yī)學(xué)成像設(shè)備和數(shù)字通信應(yīng)用進(jìn)行了優(yōu)化。MAX1436采用1.8V單電源供電，功耗僅為743mW (每通道93mW)，輸入頻率5.3MHz時，信噪比(SNR)可達(dá)69.9dB (典型值)。除低功耗特性外，MAX1436還為空閑周期提供關(guān)斷模式。\n MAX1436的內(nèi)部1.24V高精度帶隙基準(zhǔn)設(shè)置ADC的滿量程輸入范圍。其靈活基準(zhǔn)架構(gòu)支持使用外部基準(zhǔn)，以滿足更高精度或不同差分輸入電壓范圍的要求。該基準(zhǔn)架構(gòu)專門針對低噪聲進(jìn)行了優(yōu)化。 ·優(yōu)異的動態(tài)性能 \n·5.3MHz時的69.9dB SNR \n·5.3MHz時的96dBc SFDR \n·95dB通道隔離度\n·超低功耗\n·每通道93mW (正常工作) \n·串行LVDS輸出\n·引腳選擇LVDS/SLVS (可變低壓信號)模式\n·LVDS輸出支持最長30英寸FR-4背板連接 \n·針對數(shù)字信號完整性的測試模式 \n·全差分模擬輸入\n·寬差分輸入電壓范圍(1.4VP-P)\n·片內(nèi)1.24V精密帶隙基準(zhǔn)\n·時鐘占空比均衡器\n·緊湊、帶裸焊盤的100引腳TQFP封裝 \n·可提供評估板(請定購MAX1436EVKIT);

ADI

亞德諾

Octal, 12-Bit, 40Msps, 1.8V ADC with Serial LVDS Outputs

文件：516.23 Kbytes 頁數(shù)：24 Pages

MAXIM

美信

Low-Voltage and Low-Power Operation

文件：1.09182 Mbytes 頁數(shù)：23 Pages

MAXIM

美信

Low-Voltage and Low-Power Operation

文件：1.09182 Mbytes 頁數(shù)：23 Pages

MAXIM

美信

八路、12位、40Msps、1.8V ADC，串行LVDS輸出

MAX1436B是一款八通道、12位模數(shù)轉(zhuǎn)換器(ADC)，具有全差分輸入，采用流水線架構(gòu)，可對全差分信號通道進(jìn)行數(shù)字誤差校正。該ADC針對要求低功耗、高動態(tài)性能的醫(yī)學(xué)成像設(shè)備和數(shù)字通信應(yīng)用進(jìn)行了優(yōu)化。MAX1436B采用1.8V單電源供電，功耗僅為743mW (每通道93mW)，輸入頻率5.3MHz時，信噪比(SNR)可達(dá)69.9dB (典型值)。為了進(jìn)一步降低功耗，MAX1436B還為空閑周期提供低功耗關(guān)斷模式。\n\n MAX1436B的內(nèi)部1.24V精密帶隙基準(zhǔn)設(shè)定了ADC的滿量程輸入范圍。其靈活的基準(zhǔn)架構(gòu)允許使用外部基準(zhǔn)，以滿足更高精度或不同差分輸入電壓范圍的應(yīng)用要求。該基準(zhǔn) ? 優(yōu)異的動態(tài)性能\n? 5.3MHz時，SNR為69.9dB\n? 5.3MHz時，SFDR為96dBc\n? 95dB通道隔離度\n\n\n? 超低功耗\n? 每通道93mW (正常工作)\n? 從待機(jī)狀態(tài)下快速喚醒只需200μs\n\n\n? 串行LVDS輸出\n? 引腳選擇LVDS/SLVS (可變低壓信號)模式\n? LVDS輸出支持最長30英寸FR-4背板連接\n? 針對數(shù)字信號完整性的測試模式\n? 全差分模擬輸入\n? 差分輸入電壓范圍寬達(dá)1.4VP-P\n? 片內(nèi)1.24V精密帶隙基準(zhǔn)\n? 時鐘占空比均衡器\n? 緊湊、帶裸焊盤的100引腳TQFP封裝\n? 可提供評估板(;

ADI

亞德諾