14-Bit, 95Msps, 3.3V ADC

General Description The MAX12555 is a 3.3V, 14-bit, 95Msps analog-to-digital converter (ADC) featuring a fully differential wideband track-and-hold (T/H) input amplifier, driving a low-noise internal quantizer. The analog input stage accepts single-ended or differential signals. The MAX12555 is o

文件：762.14 Kbytes 頁數(shù)：28 Pages

MAXIM

美信

Low-Voltage and Low-Power Operation

文件：432.97 Kbytes 頁數(shù)：14 Pages

MAXIM

美信

14位、80Msps、3.3V ADC

MAX12554是一款3.3V、14位、80Msps的模數(shù)轉(zhuǎn)換器(ADC)，具有全差分的寬帶采樣/保持(T/H)輸入放大器，用來驅(qū)動(dòng)低噪聲內(nèi)部量化器。模擬輸入級(jí)可接收單端或差分信號(hào)。MAX12554經(jīng)過優(yōu)化，具有高動(dòng)態(tài)性能、低功耗以及小尺寸。從基帶到175MHz甚至更高輸入頻率都可以保持優(yōu)異的動(dòng)態(tài)性能，這使得MAX12554可理想用于中頻(IF)采樣應(yīng)用。\nMAX12554采用3.3V單電源供電，在輸入頻率為175MHz時(shí)，提供70.9dB (典型值)信噪比(SNR)，功耗僅為429mW。為了進(jìn)一步降低功耗，MAX12554還具有功耗為150μW的關(guān)斷模式，可以在空閑時(shí)降低功耗。\n靈活的基 ? 直接IF采樣，頻率高達(dá)400MHz \n? 卓越的動(dòng)態(tài)性能\n? fIN = 3MHz/175MHz時(shí)，SNR為72.4dB/70.9dB \n? fIN = 3MHz/175MHz時(shí)，SFDR為86.2dBc/82.5dBc\n? 低噪聲基底：-74.8dBFS \n? 3.3V低功耗工作\n? 396mW (單端時(shí)鐘模式) \n? 429mW (差分時(shí)鐘模式) \n? 300μW (斷電模式) \n? 完全差分或單端模擬輸入 \n? 可調(diào)節(jié)的滿量程模擬輸入范圍 \n? ±0.35V至±1.10V\n? 共?；鶞?zhǔn) \n? CMOS兼容輸出，采用二進(jìn)制補(bǔ)碼或格雷碼 \n? 數(shù)據(jù)有效指示器簡;

ADI

亞德諾

Low-Voltage and Low-Power Operation

文件：432.97 Kbytes 頁數(shù)：14 Pages

MAXIM

美信