16-/14-/11-Bit 2.5Gsps DACs

文件：1.19668 Mbytes 頁數(shù)：54 Pages

AD

亞德諾

16-, 14-, 11-Bit, 2.5Gsps to 2.7Gsps DACs

文件：892.71 Kbytes 頁數(shù)：14 Pages

LINER

凌力爾特

16-/14-/11-Bit 2.7Gsps DACs

文件：1.93352 Mbytes 頁數(shù)：54 Pages

LINER

凌力爾特

16 / 14 / 11 位、2.5Gsps DAC

LTC?2000 是一個 16 / 14 / 11 位 2.5Gsps 電流導引 DAC 系列，具有卓越的頻譜純度。\n\n 單 (1.25Gsps 模式) 或雙 (2.5Gsps 模式) 端口源同步 LVDS 接口采用一個 625MHz DDR 數(shù)據(jù)時鐘 (其可與數(shù)據(jù)正交或同相) 以支持高達 1.25Gbps 的數(shù)據(jù)速率。一個內(nèi)部同步器可自動地使數(shù)據(jù)與 DAC 采樣時鐘對準。\n\n 諸如模式發(fā)生、LVDS輸出環(huán)路和結(jié)溫檢測等其他功能簡化了系統(tǒng)開發(fā)和測試。\n\n 一個串行外設(shè)接口 (SPI) 端口提供了內(nèi)部寄存器的配置和回讀。LTC2000 采用 1.8V 和 ? 在 70MHz fOUT 具有 80dBc SFDR\n\n? 在 DC 至 1000MHz fOUT 范圍內(nèi)具有 >68dBc SFDR\n\n? 40mA 標稱全標度、兼容 ±1V 輸出\n\n? 10mA 至 60mA 可調(diào)全標度電流范圍\n\n? 單或雙端口 DDR LVDS 和 DHSTL 接口\n\n? 低延遲 (對于單端口為 7.5 個周期，對于雙端口為 11 個周期)\n\n? 在 DC 至 1000MHz fOUT 范圍內(nèi)具有 >78dBc 雙音調(diào)互調(diào)失真 (IMD)\n\n? 在用于 65MHz fOUT 的 1MHz 偏移頻率下具有 –165dBc/Hz 附加相位噪聲;

ADI

亞德諾

16-/14-/11-Bit 2.5Gsps DACs

文件：2.02105 Mbytes 頁數(shù)：52 Pages

LINER

凌力爾特

16-/14-/11-Bit 2.7Gsps DACs

文件：1.93352 Mbytes 頁數(shù)：54 Pages

LINER

凌力爾特

2.7Gsps DACs

文件：1.1656 Mbytes 頁數(shù)：54 Pages

AD

亞德諾

16-/14-/11-Bit 2.7Gsps DACs

文件：2.02483 Mbytes 頁數(shù)：52 Pages

LINER

凌力爾特

16 / 14 / 11 位、2.7Gsps DAC

LTC?2000A 是一個 16 / 14 / 11 位 2.7Gsps 電流導引 DAC 系列，具有卓越的頻譜純度。\n\n 單 (1.35Gsps 模式) 或雙 (2.7Gsps 模式) 端口源同步 LVDS 接口采用一個 675MHz DDR 數(shù)據(jù)時鐘 (其可與數(shù)據(jù)正交或同相) 以支持高達 1.35Gbps 的數(shù)據(jù)速率。一個內(nèi)部同步器可自動地使數(shù)據(jù)與 DAC 采樣時鐘對準。\n\n 諸如圖形發(fā)生、LVDS 輸出環(huán)路和結(jié)溫檢測等其他功能簡化了系統(tǒng)開發(fā)和測試。?\n\n 一個串行外設(shè)接口 (SPI) 端口提供了內(nèi)部寄存器的配置和回讀。LTC2000A 采用 1. ? 在 50MHz fOUT 具有 80dBc SFDR\n\n? 在 DC 至 1080MHz fOUT 范圍內(nèi)具有 >68dBc SFDR\n\n? 可兼容 40mA 標稱全標度、±1V 輸出\n\n? 10mA 至 60mA 可調(diào)全標度電流范圍\n\n? 單或雙端口 DDR LVDS 和 DHSTL 接口\n\n? 低延遲 (對于單端口為 7.5 個周期，對于雙端口為 11 個周期)\n\n? 在 DC 至 1000MHz fOUT 范圍內(nèi)具有 >78dBc 雙音調(diào)互調(diào)失真 (IMD)\n\n? 在用于 65MHz fOUT 的 1MHz 偏移頻率下具有 –156dBc/Hz 附加相位噪;

ADI

亞德諾