料罐傳感器

KELI

柯力

FPGA和CPLD

性能至關(guān)重要——萊迪思推出了針對以太網(wǎng)、PCI Express、SPI4.2以及高速存儲控制器等標準的最佳解決方案。LatticeSC/M具備嵌入式存儲器、層次化時鐘網(wǎng)絡(luò)以及時鐘管理資源，適用于高端系統(tǒng)設(shè)計。\n超高速——LatticeSC/M自帶SERDES，集成先進的嵌入式PCS以及PURESPEED技術(shù)，支持2 Gbps并行IO，同時集成的嵌入式ASIC塊可提供最高性能。\n低功耗——低功耗的1 V Vcc選擇降低了44%的芯片功耗，SERDES每通道功耗僅為105mW，整體功耗已盡可能降至最低。 ●15 k至115 k LUT4\n●139至942個IO\n●700 MHz的全局時鐘， 1 GHz的邊緣時鐘\n●每個器件擁有速率為600 Mbps至3.8 Gbps的4至32個SERDES塊\n●工作頻率為500 MHz，容量為1至7.8 Mbit的嵌入式RAM塊\n●每個器件擁有高達1GHz的8個PLL以及高達700 MHz的12個DLL;

Lattice

萊迪思

FPGA和CPLD

性能至關(guān)重要——萊迪思推出了針對以太網(wǎng)、PCI Express、SPI4.2以及高速存儲控制器等標準的最佳解決方案。LatticeSC/M具備嵌入式存儲器、層次化時鐘網(wǎng)絡(luò)以及時鐘管理資源，適用于高端系統(tǒng)設(shè)計。\n超高速——LatticeSC/M自帶SERDES，集成先進的嵌入式PCS以及PURESPEED技術(shù)，支持2 Gbps并行IO，同時集成的嵌入式ASIC塊可提供最高性能。\n低功耗——低功耗的1 V Vcc選擇降低了44%的芯片功耗，SERDES每通道功耗僅為105mW，整體功耗已盡可能降至最低。 ●15 k至115 k LUT4\n●139至942個IO\n●700 MHz的全局時鐘， 1 GHz的邊緣時鐘\n●每個器件擁有速率為600 Mbps至3.8 Gbps的4至32個SERDES塊\n●工作頻率為500 MHz，容量為1至7.8 Mbit的嵌入式RAM塊\n●每個器件擁有高達1GHz的8個PLL以及高達700 MHz的12個DLL;

Lattice

萊迪思

Package：1152-BCBGA，F(xiàn)CBGA；包裝：托盤 類別：集成電路（IC） FPGA（現(xiàn)場可編程門陣列） 描述：IC FPGA 660 I/O 1152FCBGA

Lattice Semiconductor Corporation

Package：1152-BCBGA，F(xiàn)CBGA；包裝：托盤 類別：集成電路（IC） FPGA（現(xiàn)場可編程門陣列） 描述：IC FPGA 660 I/O 1152FCBGA

Lattice Semiconductor Corporation

Package：1152-BBGA，F(xiàn)CBGA；包裝：托盤 類別：集成電路（IC） FPGA（現(xiàn)場可編程門陣列） 描述：IC FPGA 660 I/O 1152FCBGA

Lattice Semiconductor Corporation