Dual N & P Channel , Digital FET

General Description These dual N & P Channel logic level enhancement mode field effect transistors are produced using Fairchilds proprietary, high cell density, DMOS technology. This very high density process is especially tailored to minimize on-state resistance. This device has been designe

文件：273.19 Kbytes 頁(yè)數(shù)：11 Pages

FAIRCHILD

仙童半導(dǎo)體

N- and P-Channel V (D-S) MOSFET

文件：1.13152 Mbytes 頁(yè)數(shù)：10 Pages

VBSEMI

微碧半導(dǎo)體

絲?。?a target="_blank" title="Marking" href="/321p/marking.html">321P；Package：SOT23-6；N-Channel P-Channel Enhancement Mode MOSFET

文件：1.10399 Mbytes 頁(yè)數(shù)：3 Pages

TECHPUBLIC

臺(tái)舟電子

雙 N 和 P 溝道，數(shù)字 FET，25V

這些雙N和P溝道邏輯電平增強(qiáng)模式場(chǎng)效應(yīng)晶體管采用飛兆專有的高單元密度、DMOS技術(shù)生產(chǎn)。 這種密度非常高的工藝是專為最大限度地降低導(dǎo)通阻抗而定制的。 該器件特別為低電壓應(yīng)用設(shè)計(jì)，以替代數(shù)字晶體管。 由于不需要偏壓電阻，該雙通道數(shù)字FET可取代數(shù)個(gè)具有不同偏壓電阻值的數(shù)字晶體管。 ?N-Ch 25 V, 0.68 A, RDS(ON) = 0.45 Ω @ VGS= 4.5 V\n?P-Ch -25 V, -0.46 A, RDS(ON) = 1.1 Ω @ VGS= -4.5 V.\n?極低的柵極驅(qū)動(dòng)要求允許3V電路的直接運(yùn)行。 VGS(th)< 1.0V。\n?柵-源齊納二極管增強(qiáng)耐靜電放電(ESD)能力。 >6kV人體模型\n?替代多個(gè)雙通道NPN & PNP數(shù)字晶體管。;

ONSEMI

安森美半導(dǎo)體