Infotainment Applications Processor

文件：4.86496 Mbytes 頁數(shù)：436 Pages

TI

德州儀器

Infotainment Applications Processor

文件：5.20493 Mbytes 頁數(shù)：445 Pages

TI

德州儀器

Infotainment Applications Processor

文件：5.20493 Mbytes 頁數(shù)：445 Pages

TI

德州儀器

Infotainment Applications Processor

文件：5.20493 Mbytes 頁數(shù)：445 Pages

TI

德州儀器

Infotainment Applications Processor

文件：4.86496 Mbytes 頁數(shù)：436 Pages

TI

德州儀器

適用于音頻放大器且?guī)?DSP 的 300MHz ARM Cortex-A15 SoC 處理器

The DRA79x processor is offered in a 538-ball, 17×17-mm, 0.65-mm ball pitch (0.8mmspacing rules can be used on signals) with Via Channel? Array (VCA) technology, ball grid array(BGA) package. \nThe architecture is designed to deliver high-performance concurrencies for automotiveco-processor, hybrid ? Architecture Designed for Infotainment Co-Processor Applications, Hybrid Radio and Amplifier Applications\n? C66x Floating-Point VLIW DSP ? Fully Object-Code Compatible With C67x and C64x+\n? Up to Thirty-two 16 × 16-Bit Fixed-Point Multiplies per Cycle\n? Up to 512KB of On-Chip L3 RAM\n? DDR3/DD;

TI

德州儀器

適用于音頻放大器且具有 750MHz C66x DSP 的 300MHz Arm Cortex-A15 SoC 處理器

DRA79x 處理器采用 538 焊球、17mm x 17mm、0.65mm 焊球間距（0.8mm 間距規(guī)則可用于信號(hào)）（通過 Channel? 陣列 (VCA) 技術(shù)實(shí)現(xiàn)）、球柵陣列 (S-BGA) 封裝。 \n\n此架構(gòu)旨在昨用經(jīng)濟(jì)高效的解決方案，為汽車協(xié)處理、混合無線電和放大器應(yīng)用提供高性能并發(fā)性 ， 實(shí)現(xiàn) DRA75x（“Jacinto 6 EP”和“Jacinto 6 Ex”）、DRA74x“Jacinto 6”、DRA72x“Jacinto 6 Eco”和 DRA71x“Jacinto 6 Entry”信息娛樂處理器系列的全面可擴(kuò)展性。 \n\n采用配有 Neon? 擴(kuò)展組件的單核 ? 專為信息娛樂協(xié)處理器 應(yīng)用、混合無線電和放大器 應(yīng)用設(shè)計(jì)的架構(gòu)\n? C66x 浮點(diǎn) VLIW DSP \n? 每周期最多 32 次 16 x 16 位定點(diǎn)乘法\n? 片上 L3 RAM 高達(dá) 512KB\n? DDR3/DDR3L 存儲(chǔ)器接口 (EMIF) 模塊 \n? 高達(dá) 2GB 的單芯片選擇 \n? 雙核 Arm? Cortex?-M4 圖像處理單元 (IPU) \n? 帶有 DMA 引擎和多達(dá)三條管線的顯示控制器\n? 視頻處理引擎 (VPE)\n? 支持多達(dá)四個(gè)復(fù)用輸入端口\n? 通用存儲(chǔ)器控制器 (GPMC)\n? 2 端口千兆以太網(wǎng) (GMAC) \n? 16 個(gè) 32 位;

TI

德州儀器

適用于音頻放大器且具有 750MHz C66x DSP 的 500MHz Arm Cortex-A15 SoC 處理器

DRA79x 處理器采用 538 焊球、17mm x 17mm、0.65mm 焊球間距（0.8mm 間距規(guī)則可用于信號(hào)）（通過 Channel? 陣列 (VCA) 技術(shù)實(shí)現(xiàn)）、球柵陣列 (S-BGA) 封裝。 \n\n此架構(gòu)旨在昨用經(jīng)濟(jì)高效的解決方案，為汽車協(xié)處理、混合無線電和放大器應(yīng)用提供高性能并發(fā)性 ， 實(shí)現(xiàn) DRA75x（“Jacinto 6 EP”和“Jacinto 6 Ex”）、DRA74x“Jacinto 6”、DRA72x“Jacinto 6 Eco”和 DRA71x“Jacinto 6 Entry”信息娛樂處理器系列的全面可擴(kuò)展性。 \n\n采用配有 Neon? 擴(kuò)展組件的單核 ? 專為信息娛樂協(xié)處理器 應(yīng)用、混合無線電和放大器 應(yīng)用設(shè)計(jì)的架構(gòu)\n? C66x 浮點(diǎn) VLIW DSP \n? 每周期最多 32 次 16 x 16 位定點(diǎn)乘法\n? 片上 L3 RAM 高達(dá) 512KB\n? DDR3/DDR3L 存儲(chǔ)器接口 (EMIF) 模塊 \n? 高達(dá) 2GB 的單芯片選擇 \n? 雙核 Arm? Cortex?-M4 圖像處理單元 (IPU) \n? 帶有 DMA 引擎和多達(dá)三條管線的顯示控制器\n? 視頻處理引擎 (VPE)\n? 支持多達(dá)四個(gè)復(fù)用輸入端口\n? 通用存儲(chǔ)器控制器 (GPMC)\n? 2 端口千兆以太網(wǎng) (GMAC) \n? 16 個(gè) 32 位;

TI

德州儀器