Fractional-N Clock Synthesizer & Clock Multiplier

The CS2000-CP is an extremely versatile system clocking device that utilizes a programmable phase lock loop. The CS2000-CP is based on a hybrid analog-digital PLL architecture comprised of a unique combination of a Delta-Sigma Fractional-N Frequency Synthesizer and a Digital PLL. This architecture

文件：447.84 Kbytes 頁數(shù)：36 Pages

CIRRUS

凌云邏輯

Fractional-N Clock Synthesizer & Clock Multiplier

文件：301.05 Kbytes 頁數(shù)：36 Pages

CIRRUS

凌云邏輯

Fractional-N Clock Synthesizer & Clock Multiplier

文件：1.26942 Mbytes 頁數(shù)：37 Pages

CIRRUS

凌云邏輯

Fractional-N Clock Synthesizer & Clock Multiplier

The CS2000-CP is an extremely versatile system clocking device that utilizes a programmable phase lock loop. The CS2000-CP is based on a hybrid analog-digital PLL architecture comprised of a unique combination of a Delta-Sigma Fractional-N Frequency Synthesizer and a Digital PLL. This architecture

文件：447.84 Kbytes 頁數(shù)：36 Pages

CIRRUS

凌云邏輯

Fractional-N Clock Synthesizer & Clock Multiplier

The CS2000-CP is an extremely versatile system clocking device that utilizes a programmable phase lock loop. The CS2000-CP is based on a hybrid analog-digital PLL architecture comprised of a unique combination of a Delta-Sigma Fractional-N Frequency Synthesizer and a Digital PLL. This architecture

文件：447.84 Kbytes 頁數(shù)：36 Pages

CIRRUS

凌云邏輯

Fractional-N Clock Synthesizer & Clock Multiplier

文件：301.05 Kbytes 頁數(shù)：36 Pages

CIRRUS

凌云邏輯

Fractional-N Clock Synthesizer & Clock Multiplier

文件：1.26942 Mbytes 頁數(shù)：37 Pages

CIRRUS

凌云邏輯

I2C/SPI 控制下的頻率合成和時(shí)鐘抖動降低

時(shí)鐘電路 IC CS2000 具有時(shí)鐘生成器和時(shí)鐘倍增/抖動降低的時(shí)鐘頻率合成器（清理），Cirrus Logic CS2x00 系列強(qiáng)勢進(jìn)入時(shí)鐘 IC 市場。CS2x00 基于創(chuàng)新的混合模數(shù)鎖相環(huán)，為系統(tǒng)設(shè)計(jì)者提供了一種無與倫比的解決方案，可解決時(shí)鐘生成和倍增/抖動降低的復(fù)雜挑戰(zhàn)。CS2x00 產(chǎn)品系列成員因其控制方式和/或硬件模式配置而脫穎而出。CS2000-CP 通過 I2C?/SPI? 控制端口進(jìn)行控制，并支持 CS2000 的全部功能。CS2000-OTP 通過三個(gè)模式引腳在硬件模式中進(jìn)行控制。八個(gè)可選模式的功能由用戶通過一次性可編程功能定義和配置。CS2x00 是一個(gè)擴(kuò)展的產(chǎn)品系列 ? 高性能模擬/數(shù)字鎖相環(huán)\n? 時(shí)鐘倍增/抖動降低? 從抖動或間歇的 50 Hz 至 30 MHz 時(shí)鐘源生成 6–75 MHz 的低抖動輸出時(shí)鐘\n\n? 時(shí)鐘生成/頻率合成? 生成相對于 8–75 MHz 基準(zhǔn)時(shí)鐘的 6–75 MHz 低抖動時(shí)鐘\n\n? 高精確的 PLL 倍增因子? 錯(cuò)誤低于 1 PPM\n\n? 靈活的控制選項(xiàng)? 一次性可編程配置的硬件模式\n? I2C?/SPI? 控制端口\n\n? 可配置的輔助輸出? 緩沖基準(zhǔn)時(shí)鐘\n? PLL 鎖指示\n? 次要 PLL 輸出\n? 緩沖版本 CLK_IN\n\n? 靈活的基準(zhǔn)時(shí)鐘源? 外部振蕩器或時(shí)鐘源\n? 支持廉價(jià)的本地;

CirrusLogic

凌云邏輯