Fractional-N Clock Synthesizer & Clock Multiplier

文件：260.63 Kbytes 頁(yè)數(shù)：30 Pages

CIRRUS

凌云邏輯

Fractional-N Clock Synthesizer & Clock Multiplier

文件：596.19 Kbytes 頁(yè)數(shù)：30 Pages

CIRRUS

凌云邏輯

Fractional-N Clock Synthesizer & Clock Multiplier

文件：260.63 Kbytes 頁(yè)數(shù)：30 Pages

CIRRUS

凌云邏輯

Fractional-N Clock Synthesizer & Clock Multiplier

文件：260.63 Kbytes 頁(yè)數(shù)：30 Pages

CIRRUS

凌云邏輯

Fractional-N Clock Synthesizer & Clock Multiplier

文件：596.19 Kbytes 頁(yè)數(shù)：30 Pages

CIRRUS

凌云邏輯

Seven-channel Darlington tube driver circuit

文件：699.71 Kbytes 頁(yè)數(shù)：7 Pages

TGS

CURRENT SENSOR

文件：340.17 Kbytes 頁(yè)數(shù)：4 Pages

CUI

65nm CMOS Standard Cell

文件：983.38 Kbytes 頁(yè)數(shù)：2 Pages

FUJITSU

富士通

65nm CMOS Standard Cell

文件：983.38 Kbytes 頁(yè)數(shù)：2 Pages

FUJITSU

富士通

采用原型 OTP 的頻率合成和時(shí)鐘抖動(dòng)降低

時(shí)鐘電路 IC CS2000 具有時(shí)鐘生成器和時(shí)鐘倍增/抖動(dòng)降低的時(shí)鐘頻率合成器（清理），Cirrus Logic CS2x00 系列強(qiáng)勢(shì)進(jìn)入時(shí)鐘 IC 市場(chǎng)。CS2x00 基于創(chuàng)新的混合模數(shù)鎖相環(huán)，為系統(tǒng)設(shè)計(jì)者提供了一種無(wú)與倫比的解決方案，可解決時(shí)鐘生成和倍增/抖動(dòng)降低的復(fù)雜挑戰(zhàn)。CS2x00 產(chǎn)品系列成員因其控制方式和/或硬件模式配置而脫穎而出。CS2000-CP 通過(guò) I2C?/SPI? 控制端口進(jìn)行控制，并支持 CS2000 的全部功能。CS2000-OTP 通過(guò)三個(gè)模式引腳在硬件模式中進(jìn)行控制。八個(gè)可選模式的功能由用戶通過(guò)一次性可編程功能定義和配置。CS2x00 是一個(gè)擴(kuò)展的產(chǎn)品系列 ? 高性能模擬/數(shù)字鎖相環(huán)\n? 時(shí)鐘倍增/抖動(dòng)降低? 從抖動(dòng)或間歇的 50 Hz 至 30 MHz 時(shí)鐘源生成 6–75 MHz 的低抖動(dòng)輸出時(shí)鐘\n\n? 時(shí)鐘生成/頻率合成? 生成相對(duì)于 8–75 MHz 基準(zhǔn)時(shí)鐘的 6–75 MHz 低抖動(dòng)時(shí)鐘\n\n? 高精確的 PLL 倍增因子? 錯(cuò)誤低于 1 PPM\n\n? 靈活的控制選項(xiàng)? 一次性可編程配置的硬件模式\n? I2C?/SPI? 控制端口\n\n? 可配置的輔助輸出? 緩沖基準(zhǔn)時(shí)鐘\n? PLL 鎖指示\n? 次要 PLL 輸出\n? 緩沖版本 CLK_IN\n\n? 靈活的基準(zhǔn)時(shí)鐘源? 外部振蕩器或時(shí)鐘源\n? 支持廉價(jià)的本地;

CirrusLogic

凌云邏輯