3.3-V PHASE-LOCK LOOP CLOCK DRIVER

文件：160.19 Kbytes 頁數：11 Pages

TI

德州儀器

絲?。?a target="_blank" title="Marking" href="/cdc2516/marking.html">CDC2516；Package：TSSOP；3.3-V PHASE-LOCK LOOP CLOCK DRIVER

Use CDCVF2510A as a Replacement for this Device Phase-Lock Loop Clock Distribution for Synchronous DRAM Applications Distributes One Clock Input to Four Banks of Four Outputs Separate Output Enable for Each Output Bank External Feedback Pin (FBIN) Is Used to Synchronize the Outputs to the

文件：1.06695 Mbytes 頁數：17 Pages

TI

德州儀器

絲?。?a target="_blank" title="Marking" href="/cdc2516/marking.html">CDC2516；Package：TSSOP；3.3-V PHASE-LOCK LOOP CLOCK DRIVER

Use CDCVF2510A as a Replacement for this Device Phase-Lock Loop Clock Distribution for Synchronous DRAM Applications Distributes One Clock Input to Four Banks of Four Outputs Separate Output Enable for Each Output Bank External Feedback Pin (FBIN) Is Used to Synchronize the Outputs to the

文件：1.06695 Mbytes 頁數：17 Pages

TI

德州儀器

3.3V Phase- Lock Loop Clock Driver

文件：479.93 Kbytes 頁數：15 Pages

TI

德州儀器

3.3V Phase- Lock Loop Clock Driver

文件：479.93 Kbytes 頁數：15 Pages

TI

德州儀器

Package：48-TFSOP（0.240"，6.10mm 寬）；包裝：卷帶（TR） 類別：集成電路（IC） 時鐘發(fā)生器，PLL，頻率合成器 描述：IC 3.3V PLL CLK-DRV 3ST 48-TSSOP

TI

德州儀器

Package：48-TFSOP（0.240"，6.10mm 寬）；包裝：管件 類別：集成電路（IC） 時鐘發(fā)生器，PLL，頻率合成器 描述：IC 3.3V PLL CLK-DRVR 48-TSSOP

TI

德州儀器