絲?。?strong>CD74HC112E；Package：PDIP；CDx4HC112, CDx4HCT112 Dual J-K Flip-Flop with Set and Reset with Negative-Edge Trigger

1 Features ? Hysteresis on clock inputs for improved noise immunity and increased input rise and fall times ? Asynchronous set and reset ? Complementary outputs ? Buffered inputs ? Typical fMAX = 60 MHz at VCC = 5 V, CL = 15 pF, TA = 25℃ ? Fanout (over temperature range) – Standard output

文件：1.3793 Mbytes 頁數(shù)：29 Pages

TI

德州儀器

Dual J-K Flip-Flop with Set and Reset Negative-Edge Trigger

文件：765.86 Kbytes 頁數(shù)：20 Pages

TI

德州儀器

Dual J-K Flip-Flop with Set and Reset Negative-Edge Trigger

文件：757.59 Kbytes 頁數(shù)：20 Pages

TI

德州儀器

Dual J-K Flip-Flop with Set and Reset Negative-Edge Trigger

文件：55.1 Kbytes 頁數(shù)：8 Pages

TI

德州儀器

Dual J-K Flip-Flop with Set and Reset Negative-Edge Trigger

文件：346.89 Kbytes 頁數(shù)：13 Pages

TI

德州儀器

Dual J-K Flip-Flop with Set and Reset Negative-Edge Trigger

文件：643.79 Kbytes 頁數(shù)：18 Pages

TI

德州儀器

Dual J-K Flip-Flop with Set and Reset Negative-Edge Trigger

文件：643.79 Kbytes 頁數(shù)：18 Pages

TI

德州儀器

Package：16-DIP（0.300"，7.62mm）；包裝：卷帶（TR） 功能：設(shè)置（預(yù)設(shè)）和復(fù)位 類別：集成電路（IC） 觸發(fā)器 描述：IC FF JK TYPE DUAL 1BIT 16DIP

TI

德州儀器