CMOS QUAD 3-STATE R/S LATCHES

文件：211.83 Kbytes 頁數(shù)：13 Pages

TI

德州儀器

Quad TRI-STATE NOR(NAND) R/S Latches

文件：136.32 Kbytes 頁數(shù)：6 Pages

NSC

國半

CMOS Quad 3-State R/S Latches

文件：1.66221 Mbytes 頁數(shù)：31 Pages

TI

德州儀器

CMOS QUAD 3-STATE R/S LATCHES

文件：211.83 Kbytes 頁數(shù)：13 Pages

TI

德州儀器

CMOS Quad 3-State R/S Latches

文件：1.66221 Mbytes 頁數(shù)：31 Pages

TI

德州儀器

CMOS QUAD 3-STATE R/S LATCHES

文件：211.83 Kbytes 頁數(shù)：13 Pages

TI

德州儀器

CMOS Quad 3-State R/S Latches

文件：1.66221 Mbytes 頁數(shù)：31 Pages

TI

德州儀器

CMOS QUAD 3-STATE R/S LATCHES

文件：211.83 Kbytes 頁數(shù)：13 Pages

TI

德州儀器

CMOS Quad 3-State R/S Latches

文件：1.66221 Mbytes 頁數(shù)：31 Pages

TI

德州儀器

具有三態(tài)輸出的 CMOS 四路與非 R/S 鎖存器

CD4043B types are quad cross-coupled 3-state CMOS NOR latches and the CD4044B types are quad cross-coupled 3-state CMOS NAND latches. Each latch has a separate Q output and individual SET and RESET inputs. The Q outputs are controlled by a common ENABLE input. A logic \"1\" or high on the ENABLE inp ? 3-state outputs with common output ENABLE\n? NOR and NAND configurations\n? Standardized symmetrical output characteristics\n? Maximum input current of 1 μA at 18 V over full package temperature range; 100 nA at 18 V and 25°C\n? 2 V at VDD = 10 V\n? Meets all requirements of JEDEC Tentative Standa;

TI

德州儀器