AM654x, AM652x Sitara? Processors Silicon Revision 2.1

1 Features Processor cores: ? Dual- or quad-core Arm? Cortex?-A53 microprocessor subsystem at up to 1.1 GHz – Up to two dual-core or two single-core Arm? Cortex?-A53 clusters with 512KB L2 cache including SECDED – Each A53 core has 32KB L1 ICache and 32K L1 DCache ? Dual-core Arm? Cortex?

文件：6.84172 Mbytes 頁數(shù)：284 Pages

TI

德州儀器

AM654x, AM652x Sitara??Processors Silicon Revision 2.1

文件：6.48184 Mbytes 頁數(shù)：282 Pages

TI

德州儀器

AM654x, AM652x Sitara??Processors Silicon Revision 2.1

文件：6.48146 Mbytes 頁數(shù)：282 Pages

TI

德州儀器

Sitara Processors

文件：3.37106 Mbytes 頁數(shù)：299 Pages

TI

德州儀器

Processors Silicon Revision 1.0

文件：4.08534 Mbytes 頁數(shù)：277 Pages

TI

德州儀器

Sitara 處理器：四核 Arm Cortex-A53 和雙核 Arm Cortex-R5F、千兆位 PRU-ICSS、3D 圖形

AM654x 和 AM652xSitara? 處理器是 Arm 應用處理器，旨在滿足現(xiàn)代工業(yè) 4.0 嵌入式產(chǎn)品的復雜處理需求。\n\n AM654x 和 AM652x 器件將四個或兩個 Arm Cortex-A53 內(nèi)核與雙 Arm Cortex-R5F MCU 子系統(tǒng)（包括旨在幫助客戶實現(xiàn)其最終產(chǎn)品功能安全目標的特性）和三個千兆位工業(yè)通信子系統(tǒng) (PRU_ICSSG) 組合在一起，從而為功能安全應用實現(xiàn)支持 SoC 且具有工業(yè)連接和處理能力的高性能工業(yè)控制。 AM65xx 目前正在按照 IEC 61508 標準要求，接受 TüV SüD 的認證評估。\n\n AM654x 中的四個 Arm 處理器內(nèi)核： \n? 最多兩個雙核或兩個單核 Arm Cortex-A53 集群（具有 512KB L2 緩存，包括 SECDED）\n? 雙核 Arm Cortex-R5F（高達 400MHz） \n? 每個 R5F 內(nèi)核具有 16KB 指令緩存、16KB 數(shù)據(jù)緩存和 64KB RAM\n? 三個千兆位工業(yè)通信子系統(tǒng) (PRU_ICSSG) \n? 支持兩個 SGMII 端口? \n? 每個 PRU_ICSSG 具有 24 個 PWM \n? 增強跳閘控制\n? 每個 PRU_ICSSG 具有 18 個 Σ-Δ 濾波器 \n? 過流邏輯\n? 每個 PRU_ICSSG 具有 6 個多協(xié)議;

TI

德州儀器

AM654x, AM652x Sitara? Processors Silicon Revision 2.1

1 Features Processor cores: ? Dual- or quad-core Arm? Cortex?-A53 microprocessor subsystem at up to 1.1 GHz – Up to two dual-core or two single-core Arm? Cortex?-A53 clusters with 512KB L2 cache including SECDED – Each A53 core has 32KB L1 ICache and 32K L1 DCache ? Dual-core Arm? Cortex?

文件：6.84172 Mbytes 頁數(shù)：284 Pages

TI

德州儀器

AM654x, AM652x Sitara? Processors Silicon Revision 2.1

1 Features Processor cores: ? Dual- or quad-core Arm? Cortex?-A53 microprocessor subsystem at up to 1.1 GHz – Up to two dual-core or two single-core Arm? Cortex?-A53 clusters with 512KB L2 cache including SECDED – Each A53 core has 32KB L1 ICache and 32K L1 DCache ? Dual-core Arm? Cortex?

文件：6.84172 Mbytes 頁數(shù)：284 Pages

TI

德州儀器

絲?。?a target="_blank" title="Marking" href="/am6548bacdxeaf/marking.html">AM6548BACDXEAF；Package：FCBGA；AM654x, AM652x Sitara? Processors Silicon Revision 2.1

1 Features Processor cores: ? Dual- or quad-core Arm? Cortex?-A53 microprocessor subsystem at up to 1.1 GHz – Up to two dual-core or two single-core Arm? Cortex?-A53 clusters with 512KB L2 cache including SECDED – Each A53 core has 32KB L1 ICache and 32K L1 DCache ? Dual-core Arm? Cortex?

文件：6.84172 Mbytes 頁數(shù)：284 Pages

TI

德州儀器

Processors Silicon Revision 1.0

文件：4.08534 Mbytes 頁數(shù)：277 Pages

TI

德州儀器