1.8 V Analog-to-Digital Converter

文件：1.6025 Mbytes 頁數(shù)：41 Pages

AD

亞德諾

Octal, 14-Bit, 125 MSPS, Serial LVDS, 1.8 V Analog-to-Digital Converter

文件：1.48628 Mbytes 頁數(shù)：40 Pages

AD

亞德諾

8通道、14位、125 MSPS串行LVDS 1.8 V模數(shù)轉(zhuǎn)換器

AD9681是一款8通道、14位、125 MSPS模數(shù)轉(zhuǎn)換器(ADC)，內(nèi)置片內(nèi)采樣保持電路，專門針對低成本、低功耗、小尺寸和易用性而設(shè)計。該產(chǎn)品的轉(zhuǎn)換速率最高可達(dá)125 MSPS，具有杰出的動態(tài)性能與低功耗特性，適合比較重視小封裝尺寸的應(yīng)用。 該ADC要求采用1.8 V單電源供電以及LVPECL/CMOS/LVDS兼容型采樣速率時鐘信號，以便充分發(fā)揮其工作性能。無需外部基準(zhǔn)電壓源或驅(qū)動器件即可滿足許多應(yīng)用需求。\n\n AD9681會自動倍乘采樣速率時鐘，以便產(chǎn)生合適的LVDS串行數(shù)據(jù)速率。它提供數(shù)據(jù)時鐘輸出（DCO±1、DCO±2），用于在輸出端捕獲數(shù)據(jù)，以及幀時鐘輸出 ? 低功耗，8個ADC通道集成到一個封裝中，每通道110 mW（125 MSPS，功率選項可調(diào)整）\n\n? SNR：74 dBFS（至奈奎斯特頻率）；SFDR：90 dBc（至奈奎斯特頻率）\n\n? DNL：±0.8 LSB（典型值）；INL：±1.2 LSB（典型值）\n\n? 70 MHz、?1 dBFS最差情況下的鄰道串?dāng)_：-83 dB（典型值）\n\n? 串行LVDS（ANSI-644，默認(rèn)）\n? 低功耗，減少信號選項（類似于IEEE 1596.3）\n\n\n\n\n? 數(shù)據(jù)時鐘輸出和幀時鐘輸出\n\n? 650 MHz全功率模擬帶寬;

ADI

亞德諾

1.8 V Analog-to-Digital Converter

文件：1.6025 Mbytes 頁數(shù)：41 Pages

AD

亞德諾

1.8 V Analog-to-Digital Converter

文件：1.6025 Mbytes 頁數(shù)：41 Pages

AD

亞德諾

Octal, 14-Bit, 125 MSPS, Serial LVDS, 1.8 V Analog-to-Digital Converter

文件：1.48628 Mbytes 頁數(shù)：40 Pages

AD

亞德諾

1.8 V Analog-to-Digital Converter

文件：1.6025 Mbytes 頁數(shù)：41 Pages

AD

亞德諾

Octal, 14-Bit, 125 MSPS, Serial LVDS, 1.8 V Analog-to-Digital Converter

文件：1.48628 Mbytes 頁數(shù)：40 Pages

AD

亞德諾

Octal, 14-Bit, 125 MSPS, Serial LVDS, 1.8 V Analog-to-Digital Converter

文件：1.48628 Mbytes 頁數(shù)：40 Pages

AD

亞德諾

1.8 V Analog-to-Digital Converter

文件：1.6025 Mbytes 頁數(shù)：41 Pages

AD

亞德諾