12-Bit, 20 MSPS/40 MSPS/65 MSPS/80 MSPS, 1.8 V Analog-to-Digital Converter

文件：906.53 Kbytes 頁數(shù)：33 Pages

AD

亞德諾

12-Bit, 20 MSPS/40 MSPS/65 MSPS/80 MSPS, 1.8 V Analog-to-Digital Converter

文件：906.53 Kbytes 頁數(shù)：33 Pages

AD

亞德諾

12-Bit, 20 MSPS/40 MSPS/65 MSPS/80 MSPS, 1.8 V Analog-to-Digital Converter

文件：906.53 Kbytes 頁數(shù)：33 Pages

AD

亞德諾

12-Bit, 20 MSPS/40 MSPS/65 MSPS/80 MSPS, 1.8 V Analog-to-Digital Converter

文件：906.53 Kbytes 頁數(shù)：33 Pages

AD

亞德諾

12-Bit, 20 MSPS/40 MSPS/65 MSPS/80 MSPS, 1.8 V Analog-to-Digital Converter

文件：906.53 Kbytes 頁數(shù)：33 Pages

AD

亞德諾

12-Bit, 20 MSPS/40 MSPS/65 MSPS/80 MSPS, 1.8 V Analog-to-Digital Converter

文件：906.53 Kbytes 頁數(shù)：33 Pages

AD

亞德諾

12-Bit, 20 MSPS/40 MSPS/65 MSPS/80 MSPS, 1.8 V Analog-to-Digital Converter

文件：906.53 Kbytes 頁數(shù)：33 Pages

AD

亞德諾

12-Bit, 20 MSPS/40 MSPS/65 MSPS/80 MSPS, 1.8 V Analog-to-Digital Converter

文件：906.53 Kbytes 頁數(shù)：33 Pages

AD

亞德諾

12位、20/40/65/80 MSPS、1.8 V模數(shù)轉(zhuǎn)換器

AD9629是一款單芯片、單通道、12位、20/40/65/80 MSPS模數(shù)轉(zhuǎn)換器（ADC），采用1.8 V電源供電，內(nèi)置高性能采樣保持電路和片內(nèi)基準(zhǔn)電壓源。它采用多級差分流水線架構(gòu)，內(nèi)置輸出糾錯邏輯，在80 MSPS數(shù)據(jù)速率時可提供12位精度，并保證在整個工作溫度范圍內(nèi)無失碼。\n該ADC內(nèi)置多種功能特性，可使器件的靈活性達(dá)到最佳、系統(tǒng)成本最低，例如可編程時鐘與數(shù)據(jù)對準(zhǔn)、生成可編程數(shù)字測試碼等。可獲得的數(shù)字測試碼包括內(nèi)置固定碼和偽隨機(jī)碼，以及通過串行端口接口（SPI）輸入的用戶自定義測試碼。采用一個差分時鐘輸入來控制所有內(nèi)部轉(zhuǎn)換周期?？蛇x的占空比穩(wěn)定器（DCS）用來補(bǔ)償較大的時鐘占空比波動 1.8 V模擬電源供電\n1.8 V至3.3 V輸出電源\n信噪比(SNR) 71.3 dBFS（9.7 MHz輸入）\n 69.0 dBFS（200 MHz輸入）\n\nSFDR 95 dBc（9.7 MHz輸入）\n 83 dBc（200 MHz輸入）\n\n低功耗 45 mW (20 MSPS)\n 85 mW (80 MSPS)\n\n差分輸入、700 MHz帶寬\n片內(nèi)基準(zhǔn)電壓源和采樣保持電路\n2 V P-P差分模擬輸入\nDNL = ±0.16 LSB\n串行端口控制選項 數(shù)據(jù)格式：偏移二進(jìn)制、格雷碼或二進(jìn)制補(bǔ)碼\n 1、2或4整數(shù)輸入時鐘分頻器\n 內(nèi)置可選數(shù)字測試碼生成功能\;

ADI

亞德諾

包裝：盒 類別：開發(fā)板，套件，編程器 評估板 - 模數(shù)轉(zhuǎn)換器（ADC） 描述：BOARD EVALUATION AD9629 40MSPS

AD

亞德諾