16-Bit, 200 MSPS/250 MSPS Analog-to-Digital Converter

文件：987.9 Kbytes 頁數(shù)：32 Pages

AD

亞德諾

Analog-to-Digital Converter

文件：985.88 Kbytes 頁數(shù)：34 Pages

AD

亞德諾

High Performance, 16-Bit, 250 MSPS Wideband Receiver with Antialiasing Filter

文件：269.26 Kbytes 頁數(shù)：5 Pages

AD

亞德諾

Resonant Approach to Designing a Band-Pass Filter for Narrow-Band, High IF, 16-Bit, 250 MSPS Receiver Front End

文件：301.57 Kbytes 頁數(shù)：6 Pages

AD

亞德諾

16位、200 MSPS/250 MSPS模數(shù)轉(zhuǎn)換器(ADC)

AD9467是一款16位、單芯片、中頻(IF)采樣模數(shù)轉(zhuǎn)換器(ADC)，針對高性能、寬帶寬和易用性而優(yōu)化。這款產(chǎn)品以250 MSPS的轉(zhuǎn)換速率工作，設(shè)計用于要求高動態(tài)范圍的無線接收機、儀器儀表和測試設(shè)備。\n\n 該ADC要求采用1.8 V和3.3 V電源供電及低壓差分輸入時鐘信號，以便充分發(fā)揮其工作性能。對于大多數(shù)應(yīng)用來說，無需外部基準電壓源或驅(qū)動器件。數(shù)據(jù)輸出為LVDS兼容(ANSI-644兼容)，而且包括能降低短跡線所需總電流的方式。\n\n 它提供一個數(shù)據(jù)時鐘輸出(DCO)用于在輸出端捕獲數(shù)據(jù)，并發(fā)送新輸出字節(jié)信號。 \n\n 它還通過SPI支持掉電功 ? SNR：75.5 dBFS（最高210 MHz，250 MSPS時）\n\n? SFDR：90 dBFS（最高300 MHz，250 MSPS時）\n\n? SFDR（170 MHz，250 MSPS時） \n? 92 dBFS (?1 dBFS)\n \n? 100 dBFS (-2 dBFS)\n\n\n\n\n? 抖動：60 fs rms\n\n? 出色的線性度(250 MSPS) \n? 差分非線性(DNL)：±0.5 LSB（典型值）\n \n? 積分非線性(INL)：±3.5 LSB（典型值）\n\n\n\n\n? 欲了解更多特性，請參考數(shù)據(jù)手冊;

ADI

亞德諾

Analog-to-Digital Converter

文件：985.88 Kbytes 頁數(shù)：34 Pages

AD

亞德諾

Analog-to-Digital Converter

文件：985.88 Kbytes 頁數(shù)：34 Pages

AD

亞德諾

16-Bit, 200 MSPS/250 MSPS Analog-to-Digital Converter

文件：987.9 Kbytes 頁數(shù)：32 Pages

AD

亞德諾

16-Bit, 200 MSPS/250 MSPS Analog-to-Digital Converter

文件：987.9 Kbytes 頁數(shù)：32 Pages

AD

亞德諾

Analog-to-Digital Converter

文件：985.88 Kbytes 頁數(shù)：34 Pages

AD

亞德諾