10-Bit, 65/80/105 MSPS Dual A/D Converter

文件：1.5341 Mbytes 頁數(shù)：41 Pages

AD

亞德諾

10-Bit, 65/80/105 MSPS Dual A/D Converter

文件：1.5341 Mbytes 頁數(shù)：41 Pages

AD

亞德諾

10-Bit, 65/80/105 MSPS Dual A/D Converter

文件：1.5341 Mbytes 頁數(shù)：41 Pages

AD

亞德諾

10-Bit, 65/80/105 MSPS Dual A/D Converter

文件：1.5341 Mbytes 頁數(shù)：41 Pages

AD

亞德諾

10-Bit, 65/80/105 MSPS Dual A/D Converter

文件：1.5341 Mbytes 頁數(shù)：41 Pages

AD

亞德諾

10-Bit, 65/80/105 MSPS Dual A/D Converter

文件：1.5341 Mbytes 頁數(shù)：41 Pages

AD

亞德諾

10位、65/80/105 MSPS、雙核ADC

AD9216是一款雙核、3 V、10位、65/80/105 MSPS模數(shù)轉(zhuǎn)換器（ADC），集成了兩個高性能采樣保持放大器和一個基準(zhǔn)電壓源。它采用多級差分流水線架構(gòu)，內(nèi)置輸出糾錯邏輯，在最高105 MSPS數(shù)據(jù)速率時可提供10位精度，并保證在整個工作溫度范圍內(nèi)無失碼。利用寬帶寬、差分采樣保持放大器（SHA），用戶可以選擇包括單端應(yīng)用在內(nèi)的各種輸入范圍和偏移。該器件適用于各種應(yīng)用，包括在連續(xù)通道中切換滿量程電平的多路復(fù)用系統(tǒng)，以及采用遠超過Nyquist速率的頻率對輸入進行采樣。\n采用雙單端時鐘輸入來控制所有內(nèi)部轉(zhuǎn)換周期。AD9216-65提供一個占空比穩(wěn)定器，可用來補償較大的時鐘占空比波動，使 集成式雙核10位ADC\n低功耗：\n300 mW（105 MSPS）\n234 mW（80 MSPS）\n216 mW（65 MSPS）\n3 V單電源供電（2.7 V至3.3 V）\n信噪比（SNR）：\n57.6 dBc（至Nyquist頻率，AD9216-105）\n無雜散動態(tài)范圍（SFDR）：\n74 dBc（至Nyquist頻率，AD9216-105）\n低功耗：280 mW（105 MSPS）\n差分輸入、500 MHz 3dB帶寬\n出色的抗串?dāng)_特性：大于75 dB\n靈活的模擬輸入范圍：1 V p-p至2 V p-p\n數(shù)據(jù)格式：偏移二進制或二進制補碼\n時鐘占空比穩(wěn)定器\n;

ADI

亞德諾

Package：64-VFQFN 裸露焊盤，CSP；包裝：管件 類別：集成電路（IC） 模數(shù)轉(zhuǎn)換器（ADC） 描述：IC ADC 10BIT PIPELINED 64LFCSP

AD

亞德諾

Package：64-VFQFN 裸露焊盤，CSP；包裝：卷帶（TR） 類別：集成電路（IC） 模數(shù)轉(zhuǎn)換器（ADC） 描述：IC ADC 10BIT PIPELINED 64LFCSP

AD

亞德諾

Package：64-VFQFN 裸露焊盤，CSP；包裝：卷帶（TR） 類別：集成電路（IC） 模數(shù)轉(zhuǎn)換器（ADC） 描述：IC ADC 10BIT PIPELINED 64LFCSP

AD

亞德諾