Differential Input, 1 MSPS 12-Bit ADC

文件：500.04 Kbytes 頁(yè)數(shù)：23 Pages

AD

亞德諾

Differential Input, 1 MSPS 12-Bit ADC

文件：500.04 Kbytes 頁(yè)數(shù)：23 Pages

AD

亞德諾

Differential Input, 1 MSPS 12-Bit ADC

文件：500.04 Kbytes 頁(yè)數(shù)：23 Pages

AD

亞德諾

差分輸入、1 MSPS、12 位ADC (AD7450A)和10位ADC (AD7440)

AD7440/AD7450A分別是10位和12位高速、低功耗、逐次逼近(SAR)型模數(shù)轉(zhuǎn)換器，采用全差分模擬輸入。\n\n這些器件采用3 V至5 V單電源工作及先進(jìn)的設(shè)計(jì)技術(shù)，在最高吞吐速率為1 MSPS時(shí)實(shí)現(xiàn)極低的功耗。 這些器件采用SAR架構(gòu)，確保無(wú)流水線(xiàn)延遲。 這些器件均內(nèi)置一個(gè)低噪聲、寬帶寬、差分采樣保持放大器(T/H)，可處理最高達(dá)3.5 MHz的輸入頻率。 外部基準(zhǔn)電壓通過(guò)VREF引腳輸入，可在100 mV至3.5 V范圍內(nèi)變化，具體取決于電源和應(yīng)用。 基準(zhǔn)電壓值決定器件的共模電壓范圍。 利用這一真差分輸入結(jié)構(gòu)和可變基準(zhǔn)電壓輸入，用戶(hù)可以選擇各種輸入范圍和偏置點(diǎn)。\n\n ? 高吞吐量：1 MSPS\n\n? 額定電壓(VDD)：3 V和5 V \n\n? 低功耗（最大吞吐量時(shí)）：\n4 mW（最大值，1 MSPS，3 V電源） \n9.25 mW（最大值，1 MSPS，5 V電源） \n\n? 寬輸入帶寬 \n\n? 信納比：70 dB（100 kHz輸入頻率）\n\n? 靈活的功耗/串行時(shí)鐘速度管理;

ADI

亞德諾

Package：8-TSSOP，8-MSOP（0.118"，3.00mm 寬）；包裝：管件 類(lèi)別：集成電路（IC） 模數(shù)轉(zhuǎn)換器（ADC） 描述：IC ADC 12BIT SAR 8MSOP

AD

亞德諾

Package：8-TSSOP，8-MSOP（0.118"，3.00mm 寬）；包裝：管件 類(lèi)別：集成電路（IC） 模數(shù)轉(zhuǎn)換器（ADC） 描述：IC ADC 12BIT SAR 8MSOP

AD

亞德諾

Package：SOT-23-8；包裝：卷帶（TR） 類(lèi)別：集成電路（IC） 模數(shù)轉(zhuǎn)換器（ADC） 描述：IC ADC 12BIT W/DIFF INP SOT-23-8

AD

亞德諾